

УКРАЇНА

UKRAINE



ПАТЕНТ

НА КОРИСНУ МОДЕЛЬ

№ 44833

ПЕРЕТВОРЮВАЧ ДВІЙКОВОГО КОДУ В ОДНОПОЛЯРНІ
ОБОРОТНІ КОДИ

Видано відповідно до Закону України "Про охорону прав на винаходи і корисні моделі".

Зареєстровано в Державному реєстрі патентів України на корисні моделі **12.10.2009**.

Голова Державного департаменту
інтелектуальної власності

М.В. Паладій



- (21) Номер заявки: **u 2009 06159**
- (22) Дата подання заявки: **15.06.2009**
- (24) Дата, з якої є чинними права на корисну модель: **12.10.2009**
- (46) Дата публікації відомостей про видачу патенту та номер бюлетеня: **12.10.2009, Бюл. № 19**

- (72) Винахідники:
**Лукашенко Валентина Максимівна, UA,
Корпань Ярослав Васильович, UA,
Лукашенко Андрій Германович, UA,
Рудаков Костянтин Сергійович, UA,
Лукашенко Дмитро Андрійович, UA,
Юпин Руслан Євгенович, UA,
Чичужко Марина Володимирівна, UA**

- (73) Власник:
**ЧЕРКАСЬКИЙ ДЕРЖАВНИЙ ТЕХНОЛОГІЧНИЙ УНІВЕРСИТЕТ,
бул.Шевченка,460, м.Черкаси,
18006, Україна, UA**

- (54) Назва корисної моделі:

ПЕРЕТВОРЮВАЧ ДВІЙКОВОГО КОДУ В ОДНОПОЛЯРНІ ОБОРОТНІ КОДИ

- (57) Формула корисної моделі:

Перетворювач двійкового коду в однополярні оборотні коди, що вміщує регістр входу, який виконаний на тригерах з інформаційними та лічильними входами, інформаційні входи регістра з'єднані з входами постійного запам'ятовуючого пристрою (ПЗП), виходи якого з'єднані через блок елементів АБО з відповідними лічильними входами регістра входу, виходи якого з'єднані з виходами пристрою, керуючий вхід регістра входу з'єднаний з прямим виходом керуючого тригера, а інверсний вихід керуючого тригера з'єднаний з керуючим входом ПЗП, вхід керуючого тригера з'єднаний з першим керуючим входом пристрою, а вхід "скид" регістра входу з'єднаний з входом пристрою "скид", який відрізняється тим, що входи додатково введеної комбінаційної схеми адреси з'єднані з відповідними виходами регістра входу, а керуючий вхід комбінаційної схеми адреси з'єднаний з інверсним виходом керуючого тригера, вихід комбінаційної схеми адреси з'єднаний з інформаційними входами введеного блока вентилів, виходи якого з'єднані з відповідними входами постійно запам'ятовуючого пристрою, а керуючі входи блока вентилів з'єднані з відповідними виходами введеного керуючого пристрою, вхід якого з'єднаний з другим керуючим входом пристрою, при цьому входи "скид" керуючого пристрою та керуючого тригера з'єднані з входами "скид" пристрою.

Пронумеровано, прошито металевими
люверсами та скріплено печаткою
2 арк.

12.10.2009



Уповноважена особа

(підпис)



УКРАЇНА

(19) UA (11) 44833 (13) U
(51) МПК (2009)
G06F 5/00

МІНІСТЕРСТВО ОСВІТИ
І НАУКИ УКРАЇНИ

ДЕРЖАВНИЙ ДЕПАРТАМЕНТ
ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ

ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

видається під
відповідальність
власника
патенту

(54) ПЕРЕТВОРЮВАЧ ДВІЙКОВОГО КОДУ В ОДНОПОЛЯРНІ ОБОРОТНІ КОДИ

1

2

(21) u200906159

(22) 15.06.2009

(24) 12.10.2009

(46) 12.10.2009, Бюл.№ 19, 2009 р.

(72) ЛУКАШЕНКО ВАЛЕНТИНА МАКСИМІВНА,
КОРПАНЬ ЯРОСЛАВ ВАСИЛЬОВИЧ, ЛУКАШЕНКО
АНДРІЙ GERMANOVICH, РУДАКОВ КОСТЯНТИН
СЕРГІЙОВИЧ, ЛУКАШЕНКО ДМИТРО АНДРІЙО-
ВИЧ, ЮПИН РУСЛАН ЄВГЕНОВИЧ, ЧИЧУЖКО
МАРИНА ВОЛОДИМИРІВНА

(73) ЧЕРКАСЬКИЙ ДЕРЖАВНИЙ ТЕХНОЛОГІЧ-
НИЙ УНІВЕРСИТЕТ

(57) Перетворювач двійкового коду в однополярні
оборотні коди, що вміщує регістр входу, який ви-
конаний на тригерах з інформаційними та лічиль-
ними входами, інформаційні входи регістра з'єд-
нані з входами постійного запам'ятовуючого
пристрою (ПЗП), виходи якого з'єднані через блок
елементів АБО з відповідними лічильними входа-
ми регістра входу, виходи якого з'єднані з вихода-

ми пристрою, керуючий вхід регістра входу з'єдна-
ний з прямим виходом керуючого тригера, а
інверсний вихід керуючого тригера з'єднаний з
керуючим входом ПЗП, вхід керуючого тригера
з'єднаний з першим керуючим входом пристрою, а
вхід "скид" регістра входу з'єднаний з входом при-
строю "скид", який відрізняється тим, що входи
додатково введеної комбінаційної схеми адреси
з'єднані з відповідними виходами регістра входу, а
керуючий вхід комбінаційної схеми адреси з'єдна-
ний з інверсним виходом керуючого тригера, вихід
комбінаційної схеми адреси з'єднаний з інформа-
ційними входами введеного блока вентилів, вихо-
ди якого з'єднані з відповідними входами постійно
запам'ятовуючого пристрою, а керуючі входи бло-
ка вентилів з'єднані з відповідними виходами вве-
деного керуючого пристрою, вхід якого з'єднаний з
другим керуючим входом пристрою, при цьому
входи "скид" керуючого пристрою та керуючого
тригера з'єднані з входами "скид" пристрою.

Корисна модель належить до обчислювальної
техніки і призначається для використання в інфо-
рмаційних обчислювальних системах, в дискрет-
них перетворювачах координат, у системах з фун-
кціональними перетворювачами дискретної
інформації.

Відомий перетворювач двійкового коду, що
вміщує два регістри зсуву, однорозрядний послі-
довний суматор, елементи І та розподільник [1].

Недоліком цього перетворювача двійкового
коду є низька швидкодія.

Найбільш близьким по технічній суті та схем-
ному рішенню до запропонованого є перетворю-
вач двійкового коду, що вміщує регістр входу, який
виконаний на тригерах з інформаційними та лічиль-
ними входами, інформаційні входи регістра
з'єднані з входами пристрою, постійний запам'ято-
вуючий пристрій (ПЗП), виходи якого з'єднані че-
рез блок елементів АБО з відповідними лічильни-
ми входами регістра входу, виходи якого з'єднані з
виходами пристрою, керуючий вхід регістра входу
з'єднаний з прямим виходом керуючого тригера, а
інверсний вихід тригера з'єднаний з керуючим

входом ПЗП, вхід керуючого тригера з'єднаний з
першим керуючим входом пристрою, вхід «скид»
регістра входу з'єднаний з входом пристрою
«скид» [2].

Недоліком даного перетворювача є складність
формування для ключової двійкової комбінації
послідовного набору однополярних оборотних
кодів з n розрядністю 3, 5, 7, 11, 13.

Мета корисної моделі - розширення функціо-
нальних можливостей пристрою.

Зазначена мета досягається тим, що перетво-
рювач двійкового коду в однополярні оборотні ко-
ди, який вміщує регістр входу, виконаний на триге-
рах з інформаційними та лічильними входами,
інформаційні входи регістра з'єднані з входами
пристрою, ПЗП, виходи якого з'єднані через блок
елементів АБО з відповідними лічильними входа-
ми регістра входу, виходи якого з'єднані з вихода-
ми пристрою, керуючий вхід регістра входу з'єдна-
ний з прямим виходом керуючого тригера, а
інверсний вихід керуючого тригера з'єднаний з
керуючим входом ПЗП, вхід керуючого тригера
з'єднаний з першим керуючим входом пристрою,

(13) U

(11) 44833

(19) UA

вхід «скид» регістра входу з'єднаний з входом пристрою «скид», входи додатково введеної комбінаційної схеми адреси з'єднані з відповідними виходами регістра входу, а керуючий вхід комбінаційної схеми адреси з'єднаний з інверсним виходом тригера, вихід комбінаційної схеми адреси з'єднаний з інформаційними входами введеного блока вентилів, виходи якого з'єднані з відповідними входами ПЗП, а керуючі входи блоку вентилів з'єднані з відповідними виходами введеного керуючого пристрою, вхід якого з'єднаний з другим керуючим входом пристрою, входи «скид» керуючого пристрою та керуючого тригера з'єднані з входами «скид» пристрою.

В основу корисної моделі поставлено задачу розширення функціональних можливостей перетворювача двійкового коду в однополярні оборотні коди, шляхом запропонування схемотехнічного рішення у вигляді додатково введеної комбінаційної схеми адреси, входи якої з'єднані з відповідними виходами регістра входу, а керуючий вхід комбінаційної схеми адреси з'єднаний з інверсним виходом керуючого тригера, вихід комбінаційної схеми адреси з'єднаний з інформаційними входами введеного блока вентилів, виходи якого з'єднані з відповідними входами ПЗП, виходи якого з'єднані через блок елементів АБО з відповідними лічильними входами регістра входу, керуючий вхід регістра входу з'єднаний з прямим виходом керуючого тригера, а керуючі входи блоку вентилів з'єднані з відповідними виходами введеного керуючого пристрою, вхід якого з'єднаний з другим керуючим входом пристрою, входи «скид» керуючого пристрою та керуючого тригера з'єднані з входами «скид» пристрою.

При цьому забезпечується надпідсумковий позитивний ефект, зумовлений сукупністю вказаних ознак.

На Фіг.1 зображена структурна схема перетворювача двійкового коду в однополярні оборотні коди.

Перетворювач двійкового коду в однополярні оборотні коди містить регістр входу 1, виконаний на тригерах з лічильними входами, інформаційні входи регістра 1 з'єднані з входами пристрою, а виходи з'єднані з відповідними входами комбінаційної схеми адреси 2 та з виходами пристрою, блок вентилів 3, інформаційні входи якого з'єднані з виходом комбінаційної схеми адреси 2, а його виходи з'єднані з відповідними входами ПЗП 4, виходи якого з'єднані через блок елементів АБО 5 з відповідними лічильними входами регістра входу 1, керуючий вхід регістра входу 1 з'єднаний з прямим виходом керуючого тригера 6, а інверсний вихід керуючого тригера 6 з'єднаний з керуючим входом 7 ПЗП 4 та з дозволяючим входом 8 комбінаційної схеми адреси 2, вхід керуючого тригера 6 з'єднаний з першим керуючим входом 9 пристрою. Керуючі входи блоку вентилів 3 з'єднані з відповідними виходами введеного керуючого пристрою 10, вхід якого з'єднаний з керуючим входом 11

пристрою, вхід «скид» пристрою з'єднаний з входами «скид» регістра входу 1, керуючого тригера 6, керуючого пристрою 10.

При проектуванні перетворювачів двійкового коду в однополярні оборотні коди, наряду з традиційними етапами розробки включаються наступні:

- заздалегідь складається таблиця перетворення вхідної двійкової кодової комбінації та відповідних коректуючих констант до неї, по яким будується ПЗП та група елементів АБО;

- значення кодових констант для коректування відповідної двійкової кодової послідовності визначаються за формулою

$$A \oplus B_i = \Delta_i, \quad (1)$$

де А - вхідна кодова послідовність;

B_i - вихідна кодова послідовність;

Δ_i - коректуюча константа.

З формули (1) видно, що завдяки властивості операції додавання по mod 2 вихідна кодова послідовність B_i визначається

$$B_i = A \oplus \Delta_i, \quad (2)$$

а зворотна вхідна кодова послідовність відповідно

$$A = \Delta_i \oplus B_i, \quad (3)$$

Враховуючи, що для формування А, В використовуються однакові константи Δ_i, та порозрядне перетворення (підтверджує аналіз формул (1), (2), (3)), тоді для зменшення загального об'єму пам'яті рекомендується:

- по-перше, вхідний двійковий код та вихідний код перетворювача представляти однаковою розрядністю;

- по друге, коди розбивати на відповідні тетради [2];

- константи представляти чотирьохрозрядними кодами, які є результатами додавання по mod 2 відповідних тетрад для обох зазначених кодових послідовностей.

Наприклад, нехай для перетворення 16 розрядна вхідна двійкова кодова послідовність має вигляд:

A=0001100001001110,

а відповідні вихідні n - розрядні кодові послідовності однополярних кодів B_i:

B₃-110; B₅-11101; B₇-1110010; B₁₁-11100010010; B₁₃-111100110101.

Згідно зазначених вище рекомендацій відповідні кодові послідовності, які представляються однаковою розрядністю та розбиті на тетради, мають наступний вигляд

A-0001_1000_0100_1110

B₃ - 000000000000110; - 0000_0000_0000_0110;

B₅ - 0000000000001110; - 0000_0000_0000_1110;

B₇ - 000000001110010; - 0000_0000_0111_0010;

B₁₁ - 000011100010010; - 0000_0111_0001_0010;

B₁₃ - 000111100110101; - 0001_1111_0011_0101.

Для кожної тетради в Таблиці 1 наведені значення коректуючих констант, що визначалися за формулою (1).

Таблиця 1

Значення тетрад кодових констант відповідної двійкової кодової послідовності

Тетради	код A_1 0001	код A_2 1000	код A_3 0100	код A_4 1110
код Δ_i константи для B_3	Δ_{1_3} 0001	Δ_{2_3} 1000	Δ_{3_3} 0100	Δ_{4_3} 1000
КОД Δ_i константи для B_5	Δ_{1_5} 0001	Δ_{2_5} 1000	Δ_{3_5} 0101	Δ_{4_5} 0011
код Δ_i константи для B_7	Δ_{1_7} 0001	Δ_{2_7} 1000	Δ_{3_7} 0011	Δ_{4_7} 1100
код Δ_i константи для B_{11}	$\Delta_{1_{11}}$ 0001	$\Delta_{2_{11}}$ 1111	$\Delta_{3_{11}}$ 0101	$\Delta_{4_{11}}$ 1100
код Δ_i константи для B_{13}	$\Delta_{1_{13}}$ 0000	$\Delta_{2_{13}}$ 0111	$\Delta_{3_{13}}$ 0111	$\Delta_{4_{13}}$ 1011

де $i=1$ - старша тетрада; $i=2, i=3$ середні тетради, $i=4$ - молодша тетрада; j - номер, якій відповідає перетвореному коду.


Перетворювач двійкового коду в однополярні оборотні коди працює таким чином.

Перед перетворенням вхідного двійкового коду, що надходить на вхід пристрою, імпульсом «скид» пристрою устанавлюються в початковий стан регістр 1, тригер 6, керуючий пристрій 10. Імпульс запуску 9 надходить на лічильний вхід тригера 6 й на виході регістра 1 встановлюється вхідна кодова послідовність інформації. Дозволяючі входи 7, 8 ПЗП та комбінаційної схеми адреси 2 з'єднані з інверсним виходом тригера 6 відповідно. При надходженні керуючого імпульсу 11 на вхід керуючого пристрою 10, на відповідному виході якого з'являється імпульс, який дозволить імпульсу з виходу комбінаційної схеми адреси 2 пройти через блок вентилів 3 й зчитати із ПЗП 4 код значення відповідної коректуючої константи, який через блок елементів АБО 5 надходить на

відповідні лічильні входи регістра 1. Під дією одиниць коду константи відбувається перекидання станів тригерів регістра 1 в інший стан, тобто відбувається сумування по mod 2 вхідного двійкового коду та відповідного коду коректуючої константи й на виході регістра 1 з'являється відповідний однополярний оборотний код.

Отже, перевагою перетворювача двійкового коду в однополярні оборотні коди є збільшення в 5 разів кількості кодів.

Крім того, зменшується в 2 рази кількість регістрів, що зменшує потужність споживання, збільшує надійність на три порядки за рахунок виготовлення в єдиному кристалі, збільшує відсоток придатних кристалів з пластини, зменшує вартість кодоперетворювача, а його висока швидкодія забезпечується завдяки порозрядному перетворенню.



Фіг. 1

