ChSTU repository
ChSTU repository preserves and enables easy and open access to all types of digital content including text, images, moving images, mpegs and data sets
Learn More
Please use this identifier to cite or link to this item:
https://er.chdtu.edu.ua/handle/ChSTU/7339Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | ЧЕПИНОГА, Анатолій | - |
| dc.contributor.author | ЗЮМРУТБЕЛЬ, Ахметджан | - |
| dc.date.accessioned | 2026-03-09T19:35:22Z | - |
| dc.date.available | 2026-03-09T19:35:22Z | - |
| dc.date.issued | 2025 | - |
| dc.identifier.uri | https://er.chdtu.edu.ua/handle/ChSTU/7339 | - |
| dc.description.abstract | Метою виконання даної кваліфікаційної роботи на здобуття освітнього ступеня «бакалавр» є даної кваліфікаційної роботи є розробка архітектури та реалізація цифрового вимірювача частоти, що базується на принципах про- грамованої логіки, з використанням САПР та мов опису апаратури. Завдання роботи включали аналіз існуючих методів вимірювання частоти, вибір оптимальної архітектури цифрового вимірювача, проектування логічних блоків пристрою, розробку відповідних алгоритмів функціонування, їх реалізацію засобами мов опису апаратури, верифікацію та симуляцію роботи схеми. Загальний обсяг роботи становить 62 сторінки. У роботі 15 рисунків. Для виконання роботи використано 18 літературних джерел. У теоретичній частині роботи розглянуті основи цифрового оброблення си- гналів, принципи роботи різних типів вимірювачів частоти (періоду, лічильники імпульсів, взаємні лічильники), а також особливості архітектури та програмува- ння ПЛІС. Аналіз сучасних тенденцій у розвитку електронних компонентів та методів проектування є основою для обґрунтованого вибору підходу до розробки. Практична частина роботи зосереджена створенні функціональної схеми вимірювача, яка складається з таких ключових блоків, як вхідний формувач си- гналу, таймери/лічильники, схеми управління, регістри зберігання даних, компаратори та інтерфейсні модулі для виводу результатів. Для реалізації таких цифрових систем використовуються потужні програмні пакети, такі як Quartus II від Intel (Altera) та симулятори типу ModelSim. Ці інструменти дозволяють здійснити написання HDL-коду, його синтаксичний аналіз, синтез логіки, розмі- щення та трасування на кристалі ПЛІС, а також провести детальний функ- ціональний та часовий аналіз роботи розробленої схеми до її фізичної реалізації. Практична цінність роботи полягає у створенні основи для подальшої роз- робки та впровадження високоточних, гнучких та ефективних цифрових вимірю- вальних систем на базі ПЛІС для різноманітних прикладних задач. | uk_UA |
| dc.subject | ВИМІРЮВАЧ ЧАСТОТИ | uk_UA |
| dc.subject | ПЛІС | uk_UA |
| dc.subject | FPGA | uk_UA |
| dc.subject | CPLD | uk_UA |
| dc.subject | VHDL | uk_UA |
| dc.subject | QUARTUS II | uk_UA |
| dc.title | Цифровий вимірювач частоти на основі програмованої логічної інтегральної схеми | uk_UA |
| dc.type | Bachelor Thesis | uk_UA |
| Appears in Collections: | 123 Комп’ютерна інженерія (Комп'ютерні системи та мережі) | |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| 3_ПЗ_ЗЮМРУТБЕЛЬ-merged.pdf Restricted Access | 5.3 MB | Adobe PDF | View/Open Request a copy |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.
Extracted text
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ ЧЕРКАСЬКИЙ ДЕРЖАВНИЙ ТЕХНОЛОГІЧНИЙ УНІВЕРСИТЕТ ФАКУЛЬТЕТ ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ І СИСТЕМ КАФЕДРА ІНФОРМАЦІЙНОЇ БЕЗПЕКИ ТА КОМП’ЮТЕРНОЇ ІНЖЕНЕРІЇ ПОЯСНЮВАЛЬНА ЗАПИСКА до кваліфікаційної роботи бакалавра на тему: «Цифровий вимірювач частоти на основі програмованої логічної інтегральної схеми» ЧДТУ.252006.001 ПЗ Виконав: студент 4 курсу, групи ЗКМС-2105 спеціальності 123 Комп’ютерна інженерія за освітньою програмою – «Комп’ютерні системи та мережі» Ахметджан ЗЮМРУТБЕЛЬ Керівник к.т.н., доцент Анатолій ЧЕПИНОГА Рецензент к.т.н., доцент кафедри КІ та ІТ, ЧДБК Сергій БУРМІСТРОВ «ЗАХИСТ ДОЗВОЛЯЮ» Завідувач кафедри ІБ та КІ д.т.н., професор ______ Віра БАБЕНКО Черкаси 2025 року Форма № Н-9.01 ЧЕРКАСЬКИЙ ДЕРЖАВНИЙ ТЕХНОЛОГІЧНИЙ УНІВЕРСИТЕТ Факультет: інформаційних технологій і систем Кафедра: інформаційної безпеки та комп’ютерної інженерії Освітньо-кваліфікаційний рівень: Бакалавр Спеціальність 123 – Комп’ютерна інженерія Освітня програма Комп’ютерні системи та мережі «ЗАТВЕРДЖУЮ» Завідувач кафедри ІБ та КІ д.т.н., професор ________ Віра БАБЕНКО «28» лютого 2025 року ЗАВДАННЯ на кваліфікаційну роботу бакалавра студенту Ахметджану ЗЮМРУТБЕЛЮ (прізвище, ім‘я, по батькові) 1. Тема роботи: Цифровий вимірювач частоти на основі програмованої логічної інтегральної схеми Керівник роботи: к.т.н., доцент Чепинога Анатолій Володимирович (прізвище, ім’я, по батькові, науковий ступінь, вчене звання) затверджені наказом університету від «__» __________ 2025 р. № _______________ 2. Строк подання студентом роботи: 3. Вихідні дані до роботи: 1. Логічні рівні вхідного сигналу – ТТЛ; 2. Максимальна вимірювана частота – 100 (МГц); 3. Точність – 1 (Гц); 4. Число десяткових розрядів індикатора – 8; 5. Напруга живлення – 6...50 (В); 6. Струм споживання – 200 (мА); 7. Допустима похибка вимірювання – 0,02%; 8. Час вимірювання – 1 (с). 4. Зміст розрахунково-пояснювальної записки (перелік питань, що їх належить розробити): Вступ 1. Аналіз концепцій та рішень 2. Обґрунтування технічного завдання 3. Розробка структурної схеми 4. Розробка функціональної схеми Висновки Додатки. Список використаних джерел 5. Перелік графічного матеріалу (з точним зазначенням обов’язкових креслень, плакатів): 1. Специфікація 2. Схема структурна 3. Схема електрична принципова 4. Перелік елементів 6. Консультанти розділів роботи: Розділ Прізвище, ініціали Підпис, дата консультанта завдання видав завдання прийняв 7. Дата видачі завдання: 28 лютого 2025 року КАЛЕНДАРНИЙ ПЛАН № Термін з/п Назва етапів роботи виконання Примітка етапів роботи 1 Інформаційно-технічний пошук та огляд літератури 01.03 – 14.03 виконано 2 Обробка матеріалу 15.03 – 20.03 виконано 3 Аналіз концепцій та рішень 21.03 – 31.03 виконано 4 Обґрунтування технічного завдання 01.04 – 10.04 виконано 5 Розробка структурної схеми 11.04 – 15.04 виконано 6 Розробка функціональної схеми 16.04 – 30.04 виконано 7 Оформлення пояснювальної записки 01.05 – 10.05 виконано 8 Оформлення графічного матеріалу 11.05 – 20.05 виконано 9 Подання роботи на відгук та рецензування 21.05 – 01.06 виконано Студент ___________________________ Ахметджан ЗЮМРУТБЕЛЬ (підпис) Керівник роботи ___________________________ Анатолій ЧЕПИНОГА (підпис) ABSTRACT The purpose of this qualification work for the degree of “bachelor” is to develop the architecture and implementation of a digital frequency meter based on the principles of programmable logic, using CAD and hardware description languages. The tasks of the work included analysis of existing methods of frequency measurement, selection of the optimal architecture of the digital meter, design of logic blocks of the device, devel- opment of appropriate functioning algorithms, their implementation by means of hard- ware description languages, verification and simulation of the circuit operation. The total volume of the work is 62 pages. There are 15 figures in the paper. To perform the work, 18 literature sources were used. In the theoretical part of the work, the basics of digital signal processing, the prin- ciples of operation of various types of frequency meters (period, pulse counters, recip- rocal counters), as well as the features of FPGA architecture and programming are con- sidered. The analysis of current trends in the development of electronic components and design methods is the basis for a reasonable choice of development approach. The practical part of the work focuses on creating a functional circuit of the me- ter, which consists of such key blocks as an input signal generator, timers/counters, con- trol circuits, data storage registers, comparators, and interface modules for outputting results. To implement such digital systems, powerful software packages such as Quar- tus II from Intel (Altera) and simulators such as ModelSim are used. These tools allow writing HDL-code, its syntactic analysis, logic synthesis, placement and tracing on the FPGA chip, as well as conducting a detailed functional and time analysis of the devel- oped circuit before its physical implementation. The practical value of the work is to create a basis for further development and implementation of high-precision, flexible and efficient digital measurement systems based on FPGAs for various applications. Key words: FREQUENCY METER, FPLUS, FPGA, CPLD, VHDL, QUARTUS II АНОТАЦІЯ Метою виконання даної кваліфікаційної роботи на здобуття освітнього ступеня «бакалавр» є даної кваліфікаційної роботи є розробка архітектури та реалізація цифрового вимірювача частоти, що базується на принципах про- грамованої логіки, з використанням САПР та мов опису апаратури. Завдання роботи включали аналіз існуючих методів вимірювання частоти, вибір оптимальної архітектури цифрового вимірювача, проектування логічних блоків пристрою, розробку відповідних алгоритмів функціонування, їх реалізацію засобами мов опису апаратури, верифікацію та симуляцію роботи схеми. Загальний обсяг роботи становить 62 сторінки. У роботі 15 рисунків. Для виконання роботи використано 18 літературних джерел. У теоретичній частині роботи розглянуті основи цифрового оброблення си- гналів, принципи роботи різних типів вимірювачів частоти (періоду, лічильники імпульсів, взаємні лічильники), а також особливості архітектури та програмува- ння ПЛІС. Аналіз сучасних тенденцій у розвитку електронних компонентів та методів проектування є основою для обґрунтованого вибору підходу до розробки. Практична частина роботи зосереджена створенні функціональної схеми вимірювача, яка складається з таких ключових блоків, як вхідний формувач си- гналу, таймери/лічильники, схеми управління, регістри зберігання даних, компаратори та інтерфейсні модулі для виводу результатів. Для реалізації таких цифрових систем використовуються потужні програмні пакети, такі як Quartus II від Intel (Altera) та симулятори типу ModelSim. Ці інструменти дозволяють здійснити написання HDL-коду, його синтаксичний аналіз, синтез логіки, розмі- щення та трасування на кристалі ПЛІС, а також провести детальний функ- ціональний та часовий аналіз роботи розробленої схеми до її фізичної реалізації. Практична цінність роботи полягає у створенні основи для подальшої роз- робки та впровадження високоточних, гнучких та ефективних цифрових вимірю- вальних систем на базі ПЛІС для різноманітних прикладних задач. Ключові слова: ВИМІРЮВАЧ ЧАСТОТИ, ПЛІС, FPGA, CPLD, VHDL, QUARTUS II ЗМІСТ ВСТУП..............................................................................................................................3 1 АНАЛІЗ КОНЦЕПЦІЙ ТА РІШЕНЬ..........................................................................5 1.1 Цифровий метод виміру частоти...................................................................5 1.2 Огляд наявних технічних рішень.................................................................14 2 ОБҐРУНТУВАННЯ ТЕХНІЧНОГО ЗАВДАННЯ...................................................26 2.1 Обґрунтування вибору обчислювального пристрою.................................26 2.2 Розробка технічних вимог............................................................................29 3 РОЗРОБКА СТРУКТУРНОЇ СХЕМИ......................................................................32 4 РОЗРОБКА ФУНКЦІОНАЛЬНОЇ СХЕМИ.............................................................35 4.1 Блок вхідного пристрою...............................................................................35 4.2 Блок вимірювання частоти...........................................................................40 4.3 Схема живлення.............................................................................................48 ВИСНОВКИ...................................................................................................................51 ПЕРЕЛІК СКОРОЧЕНЬ ТА УМОВНИХ ПОЗНАЧЕНЬ...........................................53 ДОДАТКИ: А – ЧДТУ.252006.001 Цифровий вимірювач частоти на основі програмованої логічної інтегральної схеми СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ.....................................................................60 ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата Розроб. Зюмрутбель Літ. Арк. Акрушів Перевір. ЧА.епинога Цифровий вимірювач 61 Реценз. БАу.Вр.містров частоти на основі 2 Н. Контр. ГСр.Вес програмованої логічної Кафедра ІБКІ, . ько С.О. Затверд. Бабенко В.Г. інтегральної схеми гр. ЗКМС-2105 Пояснювальна записка ВСТУП У сучасному світі цифрових технологій та постійного технологічного прогресу особливого значення набувають високоточні та ефективні системи детектування та вимірювання електричних параметрів сигналів. Одним із параметрів, який потім надає корисну інформацію про різні явища електричного та не електричного характеру є частота. Цифрові вимірювачі частоти є критично важливими компонентами в широкому спектрі технологічних додатків – від телекомунікаційних систем і радіолокаційних комплексів до медичного обладнання та промислової автоматизації, різних сфер застосування ІоТ та навіть звичайний моніторинг пульсу живих організмів. З іншого боку така елементна база, як програмовані логічні інтегральні схеми (ПЛІС) пропонують унікальну комбінацію швидкодії, гнучкості та ефективності використання ресурсів, що робить їх ідеальною платформою для реалізації цифрових детекторів частоти. На відміну від мікроконтролерів та спеціалізованих інтегральних схем (ASIC), ПЛІС забезпечують можливість реконфігурації та адаптації до змінних вимог без необхідності зміни апаратного забезпечення. Це суттєво скорочує час розробки, зменшує витрати та підвищує конкурентоспроможність кінцевого продукту. Використання ПЛІС для побудови цифрових детекторів частоти дозволяє досягти високої точності вимірювань, широкого діапазону робочих частот та можливості одночасної обробки декількох сигналів. Крім того, сучасні ПЛІС забезпечують інтеграцію додаткових функцій, таких як фільтрація шуму, аналіз спектру та цифрова обробка сигналів, що розширює функціональні можливості вимірювача. Актуальність розробки цифрового вимірювача частоти на основі ПЛІС також пов'язана з глобальними тенденціями до мініатюризації електронних пристроїв, зниження енергоспоживання та підвищення надійності. Ця технологія дозволяє створювати компактні, енергоефективні та високоточні системи вимірювання Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 3 частоти, які можуть бути інтегровані в різноманітні області застосування, включаючи медичне обладнання, аерокосмічну техніку та системи промислової автоматизації. Саме тому обрана тема дослідження – розробка цифрового вимірювача частоти на основі програмованої логічної інтегральної схеми (ПЛІС) – має принципове практичне значення. Метою кваліфікаційної роботи є створення високоефективного цифрового вимірювача частоти з використанням мікросхеми типу ПЛІС. Основні завдання роботи містять: аналіз сучасних методів вимірювання частоти; вибір оптимальної архітектури цифрового вимірювача; розробку внутрішньої структури на базі ПЛІС; Результати дослідження не лише демонструють технічні можливості сучасних ПЛІС, але й відкривають нові перспективи для розвитку систем частотного моніторингу в різних галузях науки і техніки. У ході виконання роботи планується використати методи проектування систем на кристалі, цифрової обробки сигналів, перевірки часових характеристик проекту. Практична значущість роботи визначається потенціалом застосування розробленого детектора в різних галузях: інформаційно-комунікаційних системах, мережевому обладнанні, системах моніторингу та діагностики, промислової автоматизації та інтернету речей. Робота містить 62 сторінки основного тексту та 15 рисунків. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 4 1 АНАЛІЗ КОНЦЕПЦІЙ ТА РІШЕНЬ Проектування будь-якої цифрової обчислювальної техніки фактично розпочинається із аналізу побудови та функціонування існуючих зразків чи аналогів. Це можуть бути як системи в цілому такі і окремі складові, принципи роботи яких як на апаратному так і на програмному рівні відповідають досліджуваній задачі. Тому доцільно спочатку розглянути методи, на яких побудовано функціонування цифрових частотних вимірювачів і перетворювачів. 1.1 Цифровий метод виміру частоти Цифровий метод виміру частоти має низку переваг, серед яких висока точність і стабільність вимірювань, можливість автоматичної обробки сигналів та легкість інтеграції з мікроконтролерами та іншими цифровими системами, що дає суттєві переваги при проектуванні комп’ютерних систем. Такий метод забезпечує мінімальний вплив шумів і перешкод, що особливо важливо для точних вимірювань у реальному часі. Крім того, цифрові частотоміри дозволяють проводити вимірювання у широкому діапазоні частот без втрати точності [1]. Принцип роботи цифрового вимірювання частоти базується на підрахунку кількості періодів вхідного сигналу за заданий часовий інтервал. Для цього використовують лічильники еталонних імпульсів, які приймають сигнали від прецизійного генератора тактової частоти. Основна ідея полягає в тому, що заздалегідь визначений часовий інтервал (наприклад, одна секунда) використовується як опорний, а кількість імпульсів, зафіксованих за цей проміжок часу, прямо відповідає значенню частоти. Зазвичай у цифрових частотомірах застосовуються методи поділу часу на рівні проміжки або порівняння частот вхідного сигналу з опорною частотою цифрового генератора. Це дає можливість точно визначати значення частоти навіть для складних сигналів. Додатково можуть використовуватися алгоритми цифрової Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 5 фільтрації для зменшення впливу випадкових наведень та підвищення точності вимірювань. Оскільки зазвичай цифрові частотоміри є багатофункціональними вимірювальними приладами, і залежно від режиму їх роботи можна проводити вимір не лише частоти і відношення двох частот, але і інтервалів часу (періоду надходження періодичних сигналів і інтервалу, заданого часовим положенням двох імпульсів). Принцип виміру частоти для дискретного підрахунку виглядає таким чином. Перш за все, для цього формують часові ворота каліброваної і відомої тривалості (рисунок 1.1 а). Рисунок 1.1 – Принцип виміру частоти цифрового підрахунку Їх заповнюють імпульсами, що поступають з невідомою частотою (періодом ). Підрахунок числа імпульсів, що потрапляють в інтервал , дає: , (1.1) Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 6 звідки невідома частота: . (1.2) Для вимірювання частоти гармонійної напруги або близької до неї (період якої ), необхідно заздалегідь перетворити її в періодичну послідовність коротких імпульсів, положення яких на осі часу відповідає точкам переходу гармонійної напруги через вісь з похідною одного знаку (рис. 1.1 б). Очевидно, частота надходження цих імпульсів рівна . Такий метод реалізується в пристроях, що дістали назву електронно- рахункових або цифрових частотомірів. Вони зчитують число імпульсів, рівне числу періодів сигналу вимірюваної частоти, за інтервал часу , що строго калібрується, наприклад за 1 секунду. Якщо протягом інтервалу злічено імпульсів, то середнє значення вимірюваної частоти за час буде: . (1.3). Часові ворота вибирають так, щоб секунд, де тощо. Тоді Гц. У разі, коли с, , Гц. Результати вимірювання після цього вже фіксуються в цифровій формі. Структурно такий метод можна зобразити, як показано на рисунку 1.2. Сигнал, частоту якого необхідно виміряти, поступає на вхід А приладу. Формувач перетворює синусоїдальну напругу вимірюваної частоти в послідовність однополярних імпульсів, частота надходження яких дорівнює частоті синусоїдального сигналу. Ці імпульси поступають на вхід 1 часового селектора. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 7 Рисунок 1.2 – Схема електронно-рахункового частотоміра (режим виміру частоти) Вони проходять в лічильник лише тоді, коли на вході 2 селектора діє еталонний імпульс (часові ворота) строго певної тривалості. Останній задається високо-точним кварцовим генератором і остаточно формується в схемі формування і керування. Лічильник підраховує число імпульсів, що проходять на його вхід за час дії каліброваного стробуючого імпульсу. І все що залишається – вивести збережене у лічильнику значення на дисплей. Дільник частоти є набором із декад, кожна з яких зменшує частоту надходження імпульсів в 10 разів. Загальний коефіцієнт ділення виходить рівним . Залежно від числа використовуваних декад з різних виходів дільника можуть зніматися імпульси напруги з різними частотами надходження. Так, при 10 МГц ці частоти складуть 1 МГц; 100, 10 і 1 кГц; 100, 10, 1 і 0,1 Гц. Періоди надходження імпульсів визначають тривалість інтервалів часу підрахунку. При цьому використовуються часові ворота з тривалістю 0,0001; 0,001; 0,01; 1; 10 с. Схема формування і керування містить формувач часових воріт, логіку часу індикації і скидання показань лічильника на нуль, перемикач видів вимірювання [2]. Важливим параметром будь-яких вимірювань є похибки. Саме для визначення частоти за допомогою цифрового частотоміра існують такі похибки: Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 8 похибка еталонного часового інтервалу визначається нестабільністю частоти кварцового генератора, погрішністю установки частоти генератора по зразковій частоті при виробництві із заводу-виробника і погрішністю зразкової міри, по якій встановлювалася частота. Наприклад, середня відносна нестабільність частоти кварцового генератора частотоміра не повинна перевищувати наступних значень: за 1 с або за добу; похибка перетворення пов'язана з формуванням імпульсів з напруги гармонійного сигналу (або іншого, в залежності від форми); похибка порівняння визначається головним чином погрішністю дискретності, обумовленої тим, що фронт і зріз часових воріт не синхронізовані з моментами появи імпульсів, що заповнюють ворота. Максимальне значення абсолютної погрішності дискретизації складає ±1 молодшого розряду підрахунку. Абсолютна погрішність дискретизації складає: , (1.4) причому значення виражене в герцах, якщо інтервал виражений в секундах. Відносна погрішність дискретизації складає: . (1.5) Погрішність фіксації результату порівняння може мати місце тільки при ненормальному функціонуванні лічильника (передбачається, що він правильно вибраний по місткості і швидкодії). , (1.6) де — загальна погрішність міри (кварцового генератора). Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 9 Відповідно межа відносної похибки, що припускається, вираженої у відсотках від вимірюваного значення: . (1.7) У області низьких частот погрішність дискретності є визначальним фактором [1, 3]. Із-за великих погрішностей дискретизації низькі частоти безпосередньо вимірюються цифровим частотоміром з невисокою точністю. Відомі декілька способів підвищення точності виміру: 1. Збільшення тривалості часових воріт . У частотомірах передбачають максимальну тривалість воріт = 10 с і рідко = 100 с. 2. Застосування помножувачів частоти. 3. Синхронізація фронту часових воріт з імпульсом, що задає початок періоду вимірювання , а також вимір дробової частини відношення . Апаратна реалізація цього способу порівняно складна. 4. Перехід від виміру частоти синусоїдального сигналу до виміру його періоду. Вимір періоду принципово не відрізняється від виміру інтервалів часу. Він зводиться до підрахунку числа імпульсів, що надійшли з частотою, рівною частоті напруги кварцового генератора цифрового частотоміра, і що заповнюють вимірюваний період . Сигнал подається на вхід Б пристрою, як показано на рисунку 1.3. Формувач 2 каналу Б перетворить синусоїдальну напругу в послідовність коротких імпульсів з періодом надходження . У схемі управління з них формується стробуючий імпульс тривалістю , що підводиться до входу 2 часового селектора. На формувач 1 (каналу А) подається напруга кварцового генератора, з якого формуються короткі імпульси з періодом надходження . Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 10 Рисунок 1.3 – Схема частотоміра в режимі виміру періоду Ці імпульси поступають на вхід 2 селектора. Вимірюваний період пов'язаний з показанням лічильника і частотою кварцового генератора співвідношенням . (1.8) Погрішність міри при вимірюванні періоду така сама, що і при вимірюванні частоти, тобто . Похибка дискретизації виходить у багато разів меншою, ніж при вимірі частоти. Вона тим менше, чим більше і більше . Тому в схемі кварцового генератора передбачені помножувачі, що збільшують частоту . При вимірюванні періоду значну вагу може мати похибка перетворення, обумовлена дією шумових перешкод при формуванні часових воріт (її називають погрішністю запуску тригера). Середньоквадратична відносна похибка запуску тригера при вимірюванні періоду: . (1.9) де — середньоквадратичне значення напруги перешкоди; — амплітуда напруги сигналу; — відношення сигнал/завада. Ця погрішність виходить в разів меншою, якщо вимірюються періодів. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 11 При відношенні сигнал/перешкода 40 дБ ( = 100) середньоквадратична відносна похибка запуску буде такою: . (1.10) Межа відносної похибки вимірювання періоду, що допускається, виражена у відсотках від вимірюваного значення, визначається формулою: . (1.11) Для отримання прямих показників цифрового вимірювача низьких і інфранизьких частот застосовують схеми, що автоматично виконують операцію знаходження зворотної величини . Сучасні цифрові частотоміри можуть бути застосовані для вирішення багатьох вимірювальних завдань [2, 4, 5]. Основні з них: 1. Вимірювання частоти напруги. 2. Вимірювання частоти надходження імпульсів. В цьому випадку сигнали подають на вхід А і процес вимірювання не відрізняється від виміру частоти синусоїдальної напруги. 3. Вимірювання періоду сигналу. 4. Вимірювання періоду надходження імпульсів. 5. Вимірювання тривалості імпульсу. Сигнал подають на вхід Б; виміри аналогічні виміру періоду. 6. Вимірювання інтервалу часу, заданого двома імпульсами одного джерела. Імпульси підводяться до входу Б приладу. З них формується стробуючий імпульс, що заповнюється імпульсами, які формуються з напруги кварцового генератора частотоміра. 7. Вимірювання інтервалів часу між двома імпульсами, що поступають від двох джерел. Імпульси подаються відповідно на входи А і Б. Вузли частотоміра перемикаються таким чином, що обидва імпульси подаються на вхід формувача Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 12 часових воріт. Останні мають тривалість, рівну вимірюваному інтервалу, і заповнюються імпульсами однієї із стандартних частот кварцового генератора. 8. Вимірювання відношення двох частот : . До входу А підводять напругу частоти , а до входу Б — частоти ( ). Період більш низькочастотної напруги задає часові ворота. З сигналу більш високої частоти формуються імпульси, що підраховуються за час, поки відкриті часові ворота. Показання лічильника дає безпосередньо відношення . Можливий вимір і значення , де .При цьому часові ворота розширюються в разів за допомогою декадного дільника частоти, передбаченого в каналі Б. 9. Вимір зміни частоти. 10. Застосування в якості лічильника імпульсів з ручним і автоматичним скиданням показів. 11. Рахунок числа подій (імпульсів) з попередньою установкою числа і генерацією керуючих сигналів початку і кінця рахунку. 12. Застосування як дільника частоти. У деяких частотомірах з цією метою на передню панель виведені гнізда входу і виходу дільника частоти, включеного після кварцового генератора. Перемикач кількості декад в дільнику дозволяє регулювати коефіцієнт ділення. 13. Використання як джерело напруги стабільних частот. Напруга усіх частот кварцового генератора – основна, а також отримувана на виходах дільників і помножувачів – можуть бути зняті із спеціальних гнізд. Необхідна частота встановлюється за допомогою перемикача. 14. Самоконтроль роботи усіх вузлів, за винятком кварцового генератора. Крім того, можливості частотоміра розширюються при роботі з додатковими блоками: широкосмуговим підсилювачем, що підвищує чутливість; компаратором, що підвищує роздільну здатність при звіренні частот, вимірі довготривалої нестабільності частоти високо-стабільних джерел сигналів; Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 13 перетворювачем напруга – частота, що перетворює частотомір на цифровий інтегруючий вольтметр; перетворювачами частоти порівнюваних по фазі сигналів, які у поєднанні з частотоміром утворюють фазометр; аналого-цифровим перетворювачем, що перетворює частотомір у вимірника відношення двох напруги тощо [6-7]. 1.2 Огляд наявних технічних рішень Одним із аналогічних розробок такого типу можна розглянути цифровий частотомір, виконаний на мікроконтролері типу PIC16F873. І хоч таке рішення вже вважається дещо застарілим з точки зору використанням елементної бази, проте її модернізація не змінить принципів роботи [3, 8]. Пропонований частотомір зібраний на мікроконтролері і семи-сегментних світлодіодних індикаторах із загальним катодом. Його роздільна здатність складає 0,1 Гц, що може бути корисним при проведенні точних вимірів. Пристрій має такі основні технічні характеристики: Діапазон вимірюваних частот……….. 0.1 Гц...40 МГц. Час виміру частоти…………………… 1 або 10 с. Чутливість…………………………….. 0,1 В. Напруга живлення…………………..... 4,5...5 В. Споживаний струм…………………… 35 мА. Схема частотоміра показана на рисунку 1.4. На вході пристрою встановлений компаратор DA1, який включений за типовою схемою з інвертуючим входом. Поріг спрацьовування компаратора можна змінювати підбором резистора R4 – чим більше його опір, тим вище поріг. Робота компаратора управляється сигналом на вході LATCH (вивід 5) DA1 який поступає з лінії порту RA3 (вивід 5 DD1), і дозволений при низькому логічному рівні на цьому вході. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 14 Порт В мікроконтролера DD1 задіяний для подання напруги на елементи а-h індикаторів HG1, HG2, а порт C — для підключення катодів цих індикаторів до загального ланцюга. Рисунок 1.4 – Схема частотоміра на мікроконтролері Резистор R7 є підтягуючим для лінії порту RA0, a R6 зменшує вплив на компаратор DA1 імпульсів, що поступають на вхід перед-дільника в режимі дорахунку. Резистори R8–R15 струмообмежувальні від їх опорів залежить яскравість світіння індикаторів HG1, HG2. Вхідний сигнал перетвориться компаратором DA1 в прямокутні імпульси з рівнями ТТЛ, які поступають на вхід мікроконтролера для їх подальшого рахунку. Восьми-розрядні регістри перед-дільника, таймера TMR0 і двох лічильників переривання по переповнюванню TMR0 підраховують ці імпульси. Вимірювальний інтервал задає таймер TMR1. Інформація в регістрах таймера TMR0 і лічильників доступна для читання, а ось вміст високочастотного (до 90 Мгц) регістра перед-дільника недоступний. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 15 Тому для витягання інформації, що зберігається в нім, застосований той, що став вже класичним спосіб дорахунку імпульсів до переповнювання перед-дільника. Після зупинки рахунку значення TMR0 зберігається в цифровому компараторі. Число поданих на вхід перед-дільника імпульсів підраховується, і після кожного імпульсу порівнюється поточне і збережене значення TMR0. При зміні поточного значення TMR0 подання імпульсів на перед-дільник припиняється. Накопичене в молодшому регістрі число, перетворене в додатковий код, і буде тим числом, яке було в перед-дільнику. Двійковий код на виходах чотирьох восьми-розрядних регістрів перетвориться в двійково-десятковий, а потім в код для управління семи- сегментними індикаторами. Після подання живлячої напруги здійснюється ініціалізація регістрів мікроконтролера. Частота перемикання розрядів при динамічній індикації має бути такою, щоб не було видно мерехтіння індикатора. Як відомо, ця частота має бути не нижча 25 Гц. Вибрана тривалість індикації одного розряду на восьми- розрядному індикаторі складає 3 мс, тому частота перемикання F= 1/T= 1 / (0,003- 8) = 41,7 Гц, де F — частота оновлення індикатора; Т — період. При такій частоті мерехтіння індикатора не помітне. Періодично мікроконтролер перевіряє стан контактів кнопки SB1. Якщо кнопка натиснута, то стан прапора часу виміру змінюється на протилежний, при цьому також змінюється положення коми на індикаторі. Далі послідовно на індикатор виводиться інформація інших розрядів. Послідовність виводу на індикацію порушується тільки перериваннями. Згідно опису роботи аналога, у його програмному забезпеченні використано два переривання: одне — по результату порівняння значень шістнадцяти- розрядних регістрів спеціальних подій (CCPR1Н і CCPR1L) і регістрів таймера TMR1 (TMR1Н і TMR1L), інше — по переповнюванню таймера TMR0. Регістри ССР1 і TMR1 використовуються для формування часового інтервалу виміру частоти. Дільник на 10 для отримання часового інтервалу 1 с і ще один дільник на 10 для отримання інтервалу 10 с реалізовані на окремих регістрах, які Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 16 заповнюються при перериванні Після збереження значень контекстних регістрів перевіряються прапори переривання. Якщо переривання сталося по переповнюванню таймера TMR0, то інкрементується лічильник і програма виходить з переривання. При перериванні по результату порівняння модуля ССР1 заповнюється регістр дільника на 10 і перевіряється прапор часу виміру. Якщо встановлений час виміру 10 с заповнюється регістр дільника на 10. Після закінчення часу виміру виконуються дорахунок і визначення утримуваного перед- дільника Отримані дані перекодують в дев'ять розрядів двійково-десяткового коду. Для економії енергії батареї портативного приладу усі незначущі нулі гасяться. При виконанні операцій під час переривань робота таймерів TMR0 і TMR1 не зупиняється, тому цикл виміру повторюється безперервно. Після включення живлення впродовж однієї секунди в усіх розрядах індикаторів з'являються нулі, а потім висвічуються дві коми, що виділяють розряди одиниць, десятків і сотень герц. При натисненні на кнопку SB1 коми зрушуються вліво на один розряд. Налагодження зводиться до установки частоти кварцового генератора. Для цього на вхід частотоміра подають сигнал з відомою частотою і підбіркою конденсаторів С6 або установкою послідовно з резонатором конденсатора ємністю 10...100 пФ встановлюють це значення частоти на індикаторі Для полегшення процедури можна встановити налагоджувальні конденсатори, наприклад КТ4-25 Слід зазначити, що для забезпечення точності виміру частоти в долі герц слід застосувати ці конденсатори, а також кварцовий резонатор з підвищеною термостабільністю. Ще одне цікаве рішення з точки зору комп’ютерної інженерії програмно- апаратних засобів вимірювання частоти представляє цифровий частотомір з програмним управлінням. Цей пристрій може використовуватися для налаштування, випробувань і калібрування різного роду каналів зв’язку систем Інтернету речей, комп’ютерних мереж, інфокомунікаційних систем тощо. Технічні дані цифрового частотоміра з програмним управлінням: Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 17 Діапазон вимірюваних частот……….. 1 Гц...10 МГц. Час виміру частоти…………………… 1 с. Вхідна напруга 0,5…10В. Мінімальна тривалість імпульсу 5 нс. вЧхуітдлниовгіостсьи…гн…ал…у …………………….. 0,1 В. Напруга живлення…………………..... 5 В. Споживаний струм…………………… 25 мА. Описуваний метод виміру дозволяє вимірювати частоти з малою і постійною погрішністю в широкому діапазоні (рисунок 1.5). Вимірюваний сигнал поступає на вхід приладу і перетвориться в періодичну послідовність імпульсів, період надходження яких Тх дорівнює періоду досліджуваного сигналу. Рисунок 1.5 – Схема функціональна вимірювача частоти Функціональна схема приладу складається з наступних основних вузлів: мікроконтролера, вхідного пристрою, генератора рахункових імпульсів, двох Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 18 лічильників, блоку формування других часових воріт і пристрою виведення інформації [9-10]. Рисунок 1.6 – Діаграми роботи частотоміра Досліджуваний сигнал частотою передається через вхідний блок у формувач імпульсів, де перетвориться в періодичну імпульсну послідовність. Вона поступає на перший вхід часового селектора 1, до входу 2 якого підводиться стробуючий імпульс, що виробляється усередині мікроконтролера, є першими часовими воротами тривалістю Δt1=1 с. Вхідні імпульси заповнюють ці часові ворота, їх кількість n підраховується лічильником 1 і фіксується. Стробуючий імпульс, що грає роль перших часових воріт, подається з мікроконтролера також на вхід 2 логічних елементів «І» і на вхід інвертора. Внаслідок цього імпульси періодичної послідовності, що підводяться з виходу формувача до входів 1 логічних елементів «І1», «І2», можуть пройти на вхід 1 блоку формування других часових воріт, коли на вході 2 елемента «І1» є стробуючий імпульс. На вхід 2 блоку Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 19 формування вони проходять, коли на вході інвертора відсутній стробуючий імпульс. Схема формування других часових воріт виконана на RS-тригері. Перший імпульс, що підводиться через логічний елемент «І1» до входу установки S схеми перекидає тригер в стан логічної «1», в результаті на виході схеми формується фронт других часових воріт. Після цього імпульси, що подаються на вхід 1 схеми формування, не міняють її стани. Поки є стробуючий імпульс на вході інвертора, імпульси періодичної послідовності не можуть пройти через логічний елемент «І2». Відразу після закінчення дії стробуючого імпульсу перший імпульс послідовності поступає через логічний елемент «І2» на вхід скидання R тригера і повертає його в початковий стан. На виході схеми формування утворюється зріз других часових воріт. Таким чином, на вході 2 часові селектори 2 виходять другі часові ворота тривалістю , через які проходять рахункові імпульси (ж). Імпульси, що потрапили у ворота, підраховуються лічильником 2, в нім фіксується їх число N. Кількість імпульсів підрахованих імпульсів n і N передається мікроконтролеру. У його пам'яті у вигляді константи зберігається значення частоти рахункових імпульсів. На основі отриманих даних мікроконтролер розраховує значення частоти вимірюваного сигналу . Далі мікроконтролер робить відповідні перетворення з отриманим результатом, приводячи його значення до виду, доступного для сприйняття семи-сегментним індикатором. Отриманий результат виводиться на екран. Головною частиною приладу є мікроконтролер, без якого украй складно здійснити обчислення, що диктуються алгоритмом обчислення, і управління блоками приладу, а також режимами його роботи. У цій розробці запропонований для використання мікроконтролер АТ89С2051. АТ89С2051 - низьковольтна, швидкодіюча КМОП (CMOS) 8-розрядна мікроЕОМ. Цей контролер, повністю програмно сумісний з сімейством MCS - 51. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 20 Він випускається в 20-вивідному корпусі, що стало можливим внаслідок відмови від використання ліній портів Р0 і Р2, а також Р3.6. Рисунок 1.7 – Схема електрична принципова частотоміра Мікроконтролер АТ89С2051 містить електрично перепрограмований ПЗП об'ємом 2 Кбайт, внутрішній ОЗП об'ємом 128 байт, 15 ліній введення-виведення, два таймер-лічильники (16 біт), шість векторів переривань і аналоговий компаратор. Таймери-лічильники повністю ідентичні відповідним вузлам MCS51, АТ89С2051 має також стандартний для MCS51 послідовний порт. Підтримуються режими Idle і Power Down. Виводи портів – високо-струменеві, допускають проходження через них струму до 20 мА сумарний струм через усі лінії порту - не більше 80 мА). Виводи Р1.2 - Р1.7 і порт Р3 мають внутрішні резистори навантажень. Р1.0 і Р1.1 не мають їх і використовуються відповідно як неінвертуючі (AIN0) і інвертуючі (AIN1) входи вбудованого прецизійного компаратора. Його вихід Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 21 сполучений лінією Р3.6, не виведеною з мікросхеми мікроконтролера. Лінії порту Р3.0 - Р3.5 виконують альтернативні функції: Р3.0 - RxD, P3.1 - TxD, P3.2 - INT0, P3.3 - INT1, P3.4 - T0, P3.5 - T1. Із стандартного для мікроконтролерів сімейства MCS51 набору регістрів SFR в АТ89С2051 є присутнім акумулятор, регістри B, PSW, IP, IE, TCON, TMOD, TL0, TH0, SP, PCON, DPTR, P1, P3, SCON, SBUF, TL1 і ТН1. У принциповій схемі частотоміра можна виділити основні вузли, які несуть певне функціональне навантаження. Це вхідний блок, що включає розділові конденсатори С5-С6, струмообмежувальний резистор R1, резистори R2, - R5, конденсатор С9 і операційний підсилювач DA3. Окремо можна виділити вхідну логіку приладу, складену на інтегральних мікросхемах DD1, - DD2. Функції пристрою контролю і управління бере на себе мікроконтролер DD3. Джерелом еталонних рахункових імпульсів є кварцовий генератор на мікросхемі DA2. Регістр зрушення DD4 служить для зберігання отриманого результату і зв'язку мікроконтролера з пристроєм відображення інформації на чотирьох семи- сегментних індикаторах HG1 - HG4. На вхід приладу подається напруга, що змінюється, значення якої може бути 0,5-10 вольт, а діапазон частот від 1Гц до 1МГц. Вона поступає на розділові конденсатори С5 - С6, які відсікають постійну складову вимірюваного сигналу. При цьому змінна складова залишається без зміни. Цей сигнал подається на вхід аналогового компаратора, виконаного на операційному підсилювачі DA3. ОП включений без ланцюгів зворотного зв'язку, що забезпечує його роботу в якості компаратора. Якщо рівень сигналу, що поступає на його неінвертуючий вхід, перевищує величину напруги, присутньої на його інвертуючому вході, та напруга на виході ОП стрибком збільшиться до максимально можливої. Ця напруга ненабагато менше величини його джерела живлення позитивної полярності. І, навпаки, за умови якщо рівень сигналу, що поступає на його неінвертуючий вхід, менше величини напруги, присутньої на його інвертуючому вході, та напруга на Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 22 виході ОП стрибком зменшиться до мінімальної. Мінімальне значення напруги на виході визначається величиною його джерела живлення негативної полярності. Досліджуваний сигнал подається на неінвертуючий вхід ОП. Для того, щоб він міг порівнювати як негативну, так і позитивну півхвилі вхідного сигналу, необхідно встановити на обох входах мікросхеми постійний потенціал, рівний половині напруги живлення. Для цього служить дільник напруги на резисторах R2 і R5. Ця ж напруга подається на анод і катод відповідного обмежувального діода. Вхідні струми операційного підсилювача протікають через резистори R3 і R4. Падіння напруги на цих діодах в результаті протікання вхідних струмів має бути менше напруги помилки. Конденсатор С9 зменшує високочастотні наведення. Максимальна вхідна напруга ОП не повинна перевищувати напругу живлення +5 вольт, а мінімальне - бути менше потенціалу землі. Для обмеження вхідного сигналу, що подається, служать діоди VD1 - VD2. Якщо напруга, що прикладається до діода, перевищить пороговий рівень, він відкривається і підтримує цю напругу на постійному рівні. В якості діодів вибраний імпульсний діод 1N3067. Таким чином, минула змінна складова вхідного сигналу обмежена напругою пробою (відкривання) обмежувальних діодів, тобто. не перевищує за абсолютною величиною 1 вольта. Для обмеження прямого струму через діоди в межах допустимого служить струмообмежувальний резистор R1. З виходу ОП отримуємо імпульсну послідовність вимірюваної частоти і ТТЛ-рівнями. Ця послідовність поступає потім на вхід часового селектора, виконаного на елементі «І-НІ» мікросхеми логіки DD1. При включенні мікроконтролера, він ініціалізує свої лічильники Т0 і Т1 (відповідно виведення портів Р3.4 і Р3.5) в режимі підрахунку зовнішніх імпульсів. При перепаді рівня вхідного сигналу з «1» в «0» вміст лічильника збільшується на одиницю. Максимальна частота підраховуваних імпульсів дорівнює 1/24 частоти тактових імпульсів контролера, тобто 1 МГц. З початком процесу виміру, на виводі лінії порту Р3.7 програмно формується високий логічний рівень тривалістю 1 с, Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 23 відкриваються перші часові ворота. Імпульси з виходу ОП починають проходити через селектор 1 (DD2.2) на вхід лічильника Т0, і в 16-ти розрядному буфері лічильника TH0+TL0 фіксується їх число. На елементах DD1.1 - DD2.1 виконана схема формування других часових воріт. Елементи DD1.4 і DD2.1 включені за стандартною схемою RS-тригера з інверсними входами. Імпульс тривалістю 1 с надходить з мікроконтролера на елемент DD1.2. Перший же імпульс вимірюваної частоти з операційного підсилювача, DD1, що подається на другий вхід 2 змінює стан логічного елементу, що у свою чергу призводить до зміни рівня сигналу на виході RS- тригера з «0» в «1». Відкриваються другі часові ворота. Через селектор 2, виконаний на елементі DD2.3, імпульси еталонної частоти починають поступати з виходу кварцового генератора на вхід лічильника Т1 мікроконтролера. Кількість цих імпульсів починає підраховуватися. Кварцовий генератор рахункових імпульсів виконаний на основі інтегральної мікросхеми генератора імпульсів SN74S124. Частота роботи мікросхем цієї серії - не більше 50 Мгц, напруга живлення +5 вольт, споживана потужність - не більше 19 мВт. Замість конденсатора, до входів генератора підключений кварцовий резонатор на 10 кГц, що забезпечує високу стабільність часових параметрів рахункових імпульсів. При зміні стану лінії Р3.7 в логічний нуль, тобто після закінчення перших часових воріт, імпульси перестають проходити через часовий селектор 1, їх підрахунок припиняється. У мікроконтролері фіксується кількість минулих імпульсів вимірюваної частоти - n. З приходом найпершого імпульсу після закінчення перших часових воріт на вхід DD1.3, тригер змінює свій стан. Закінчується формування других часових воріт, і лічильник Т1 мікроконтролера фіксує число тих, що пройшли через часовий селектор 2 (DD2.3) імпульсів N. Основний вимірювальний процес закінчується і залишається тільки зробити відповідні обчислення і отримати результат у вигляді конкретного значення частоти. В результаті попереднього вимірювального циклу Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 24 роботи приладу, в пам'яті контролера знаходяться значення минулих імпульсів n і N. Мікроконтролер робить ряд операцій над двійковими числами n і N. В результаті по формулі обчислює значення виміряної частоти в двійковому виді. Отриманий результат переводиться з двійкового коду в двійково-десятковий код. Визначається межа частоти - герци або кілогерци і виділяється значуща частина, тобто чотири старші цифри. Потім відбувається визначення місця коми в результаті, що виводиться, з урахуванням межі виміру. Робиться перетворення отриманого результату в код семи-сегментного індикатора. Після усіх операцій виходить результат в семи-сегментному коді, який займає 4 байти(7 байт - цифра і восьмий - кома) і два додаткових біта - виведення межі виміру(Гц або кГц). Для зв'язку мікроконтролера з пристроєм відображення служить регістр зсуву М5450В7 (DD4). Його інформаційна місткість - 34 двійкові розряди. Введення даних робиться через послідовний інтерфейс побітно, причому посилка кожного біта повинна супроводжуватися імпульсом синхронізації, який подається на вхід CLK. Частота синхронізуючих імпульсів не повинна перевищувати 50 Мгц. При поданні кожного біта, попередні біти зрушуються в старші Номінал резистора R7, який включений між входами +5V і Bright, визначає значення струму, що протікає через вихідні контакти. Струм через цей резистор в 50 разів менше струму вихідних ключів регістра М5450В7. У мікросхемі є присутнім інверсний вхід дозволу виходу ОЕ, при поданні на нього логічного нуля введена інформація з'являється на виході регістра. Таким чином, отриманий результат (34 біт) завантажується послідовно по 1 байту у буфер приймача і передається в регістр зсуву. Після передачі усієї інформації на виході порту Р1.0 мікроконтролера з'являється рівень логічного нуля і таким чином дозволяється індикація результату [6, 8]. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 25 2 ОБҐРУНТУВАННЯ ТЕХНІЧНОГО ЗАВДАННЯ 2.1 Обґрунтування вибору обчислювального пристрою Цифровий частотомір із програмним керуванням широко застосовується в галузі комп’ютерної інженерії, зокрема для тестування та діагностики тактових генераторів, синхронізації обчислювальних систем, аналізу сигналів у цифрових пристроях та дослідження продуктивності мікропроцесорних систем. Він використовується для налаштування і випробувань систем синхронізації, аналізу роботи шин даних та діагностики цифрових схем у високопродуктивних обчислювальних комплексах. Швидкодія таких пристроїв залежить від вибраної елементної бази, алгоритму обробки сигналу та ефективності реалізації апаратної частини. Традиційні мікроконтролери мають обмежену тактову частоту, а також затримки у вбудованих компараторах, що може негативно впливати на точність і швидкість вимірювань у високопродуктивних цифрових системах. У комп’ютерній інженерії, де необхідно працювати з частотами в діапазоні сотень мегагерц і вище, такі обмеження можуть бути критичними [12-14]. Для підвищення швидкодії та точності вимірювань у даному проєкті пропонується використання зовнішнього швидкодіючого компаратора та побудова цифрової схеми частотоміра на основі ПЛІС типу CPLD. Використання ПЛІС дозволяє реалізувати високошвидкісні лічильники та обробку сигналів у режимі реального часу без затримок, пов’язаних із виконанням програмного коду. Це особливо важливо для аналізу високочастотних тактових сигналів, тестування процесорних модулів та розробки спеціалізованих цифрових пристроїв, таких як FPGA-акселератори або системи на кристалі (SoC). Крім того, сучасні цифрові частотоміри, орієнтовані на застосування в комп’ютерній інженерії, можуть підтримувати інтерфейси USB, PCIe, SPI або I2C, що дає можливість інтеграції у складні системи моніторингу, тестування та Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 26 автоматизації. Це особливо важливо для аналізу продуктивності цифрових пристроїв, тестування процесорних модулів, а також налагодження систем синхронізації в багатоядерних обчислювальних комплексах. Додаткове використання алгоритмів цифрової обробки сигналів (DSP) у частотомірах дозволяє реалізовувати адаптивні фільтри, покращувати аналіз стабільності тактових генераторів, виконувати фазовий аналіз сигналів та автоматичну калібровку для забезпечення максимальної точності вимірювань. Це має значення для дослідження роботи високопродуктивних комп'ютерних систем, FPGA-акселераторів та програмованих обчислювальних платформ, які використовуються в штучному інтелекті, обробці великих даних та мережевих технологіях. Попит на пристрої з коротким проектно-технологічним циклом, прискореним макетуванням, можливістю реконфігурування, зручністю програмування та низькими витратами при реалізації розширює сфери застосування цифрових БІС, зокрема програмованих логічних інтегральних схем (ПЛІС). Використання ПЛІС у проєктах комп’ютерної інженерії дозволяє створювати високопродуктивні системи для аналізу та обробки сигналів у реальному часі, які можуть бути налаштовані під конкретні завдання без значних змін у схемотехнічному дизайні. Подібні ІС мають велику кількість виводів, настроювані логічні рівні входів і виходів, що забезпечує їхню сумісність із широким спектром цифрових пристроїв. Вони здатні замінити кілька традиційних мікросхем, включаючи мікроконтролери, регістри портів, інтерфейси та додаткові контролери. Врахування архітектурних особливостей і в ряді випадків переваг ПЛІС перед мікропроцесорами дозволяє створювати конкурентоздатні пристрої для застосування в комп’ютерній інженерії, автоматизованих вимірювальних системах та цифрових обчислювальних комплексах. Виробники пропонують різноманітні ПЛІС: програмовані прості, матричні і складні логічні пристрої (SPLD, PAL, CPLD); програмовані користувачем базові матричні мікросхеми (FPGA). ПЛІС типу CPLD є комплексні програмовані логічні Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 27 пристрої, незалежні і з деяким обмеженням допустимого числа перезапису. Такі ПЛІС характеризуються високим співвідношенням кількості логічних елементів до кількості регістрів і відрізняються гнучким ресурсом трасування. Головні достоїнства CPLD - знижене енергоспоживання і спрощені режими збереження інформації. Найбільш поширені ПЛІС типу FPGA є матрицю програмованої логіки, між рядками і стовпцями якої є програмовані з'єднання. Високоінтегровані кристали FPGA містять, окрім матриць, вбудовану пам'ять, приймачі і мікропроцесори, які можна підключати за допомогою програмованих з'єднань усередині кристала, без обмеження числа циклів перепрограмування [15-17]. ПЛІС типу CPLD і FPGA володіють специфічними характеристиками і поєднанням таких параметрів, як швидкодія, енергоспоживання, рівень інтеграції і вартість. Така різноманітність - одна з найскладніших проблем, з якими доводиться стикатися розробникові електронних пристроїв. Слід зазначити, що при виборі конкретного типу, серії і сімейства ПЛІС розробники зазвичай керуються складністю, вираженою в кількості логічних елементів, а також доступністю засобів розробки. Ціна ПЛІС пропорційна її логічній «ємкості», тому для реалізації пристрою, що розробляється, необхідно підбирати ПЛІС з оптимальною кількістю логічних елементів. Цілком можливо використовувати недорогі ПЛІС, оскільки за рахунок швидкої повторюваності простих операцій можна виконувати повільні застосування при малих апаратних витратах. Крім того, слід враховувати, що ступінь інтеграції ПЛІС досягла рівня, при якому на розмір кристала практично не впливає загальна кількість вентилів. Проте для крупних проектів, що створюються з нуля, час повної верифікації традиційними способами може опинитися неприйнятно великим, що вимушує користуватися функціональними блоками, розробленими сторонніми фірмами. Широта вибору таких функціональних блоків і можливість обліку їх параметрів як єдиного цілого при моделюванні пристрою, що розробляється, є істотним критерієм при виборі конкретною ПЛІС для реалізації складних проектів. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 28 2.2 Розробка технічних вимог Цифровий вимірювач частоти, який планується до розробки, повинен відповідати вимогам сучасних цифрових пристроїв, забезпечуючи високу точність, широкий діапазон вимірювань та зручність у використанні. Нижче наведено обґрунтування вибору основних технічних параметрів пристрою. Основним критерієм при розробці є підтримка ТТЛ-рівнів вхідного сигналу (0–5 В або ж 0-3,3 В), оскільки більшість цифрових пристроїв використовують саме такі стандарти. Це забезпечує сумісність з мікроконтролерами, логічними схемами та генераторами імпульсів без необхідності додаткових адаптерів. Діапазон вимірюваних частот становить 1 Гц – 100 МГц. Нижня межа у 1 Гц дозволяє точно вимірювати низькочастотні сигнали, що є критичним при дослідженні повільних процесів та керуванні мікропроцесорними системами. Верхня межа у 100 МГц відповідає потребам аналізу високочастотних сигналів, що використовуються в цифрових системах та телекомунікаційних пристроях. Точність вимірювання вибрана на рівні 1 Гц, що гарантує максимальну деталізацію результатів. Це особливо важливо для точного налаштування генераторів та тестування високоточних електронних пристроїв. Для забезпечення зручності зчитування інформації частотомір оснащений 8- розрядним індикатором, що дозволяє відображати частоту аж до 99 999 999 Гц без округлення, забезпечуючи точне представлення виміряних значень. Індикація може бути реалізована на 7-сегментному LED або LCD-дисплеї, що забезпечує зручність використання при різних умовах освітлення. Напруга живлення пристрою визначена в діапазоні 6…24 В, що дає можливість працювати як від стандартних лабораторних джерел, так і від автономних батарей або промислових блоків живлення. Споживаний струм обмежений ≤200 мА, що дозволяє використовувати енергоефективні джерела живлення. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 29 Для гарантії точності вимірювань допустима похибка становить не більше 0,02%, що є прийнятним рівнем для прецизійних вимірювань та дозволяє отримувати стабільні результати навіть при високих частотах сигналів. Час вимірювання становить 1 секунду, що є оптимальним компромісом між швидкістю оновлення даних та точністю результатів. Використання інтервалу в 1 секунду дозволяє вимірювати частоту методом підрахунку імпульсів, що є найбільш точним підходом. Пристрій підтримує відображення частоти у форматах Гц, кГц та МГц, що підвищує зручність роботи та дозволяє користувачеві швидко орієнтуватися у виміряних значеннях. Щоб уникнути впливу частотоміра на вимірюваний сигнал, вхідний імпеданс обрано на рівні не менше 1 МОм. Це дозволяє використовувати пристрій у високочутливих схемах без суттєвого навантаження на джерело сигналу. З метою забезпечення стабільної роботи в різних умовах, пристрій розрахований на експлуатацію в температурному діапазоні від -10°C до +50°C. Це дозволяє використовувати частотомір як у лабораторних, так і в промислових умовах. Для захисту від пошкодження на вході передбачений вхідний дільник напруги та діодний захист, які запобігають перевищенню граничних рівнів сигналу та захищають електроніку пристрою від потенційно шкідливих впливів. Керування частотоміром може здійснюватися за допомогою кнопкового або сенсорного інтерфейсу, що дозволяє гнучко адаптувати пристрій до потреб користувачів та різних сценаріїв експлуатації. Таким чином, розроблений частотомір відповідатиме сучасним вимогам до вимірювальної апаратури, забезпечуючи високу точність, надійність та зручність експлуатації. Числові значення параметрів цифрового вимірювального пристрою повинні бути такими: 1. Логічні рівні вхідного сигналу ТТЛ (0–3,3 В). Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 30 2. Діапазон вимірюваних частот 1 Гц – 100 МГц. 3. Мінімальна вимірювана частота 1 Гц. 4. Максимальна вимірювана частота 100 МГц. 5. Точність вимірювання 1 Гц. 6. Число десяткових розрядів індикатора 8. 7. Напруга живлення 6…24 В. 8. Струм споживання ≤200 мА. 9. Допустима похибка ≤0,02%. 10. Час вимірювання 1 с. 11. Тип індикації 7-сегментний LED або LCD. 12. Формат виведення десятковий (Hz, kHz, MHz). 13. Вхідний імпеданс ≥1 МОм. 14. Діапазон температури роботи -10°C … +50°C. 15. Захист входу дільник, діодний захист. 16. Управління кнопки або сенсор. За цими параметрами планується розробити структурну та функціональну схему цифрового пристрою вимірювання частоти. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 31 3 РОЗРОБКА СТРУКТУРНОЇ СХЕМИ Проаналізувавши технічне завдання, можна визначити наступний принцип поблочної побудови цифрового пристрою вимірювання частоти. Враховуючи всі переваги і недоліки розглянутих аналогів, а також вимоги до функціональності проектованого пристрою, його структурну схему можна представити у вигляді сукупності функціональних блоків, кожен із яких виконує певну роль у процесі вимірювання. Така модульна побудова забезпечує гнучкість у розширенні можливостей пристрою, а також спрощує його налагодження, технічне обслуговування та модернізацію. проектованого пристрою, його структурну схему можна представити у вигляді, показаному на рисунку 1.3. Цифровий пристрій вимірювання частоти складається з кількох функціональних блоків, які взаємодіють між собою для точного вимірювання частоти вхідного сигналу. Вхідний пристрій. Цей блок виконує роль адаптера між вимірюваним сигналом та внутрішніми схемами частотоміра. Він забезпечує узгодження рівнів сигналу та захист від перенапруги. Вхідний пристрій може включати вхідний дільник напруги, буферні каскади та елементи захисту (наприклад, діоди для обмеження амплітуди). Формувач. Призначений для перетворення вхідного сигналу в прямокутні імпульси стандартного ТТЛ-рівня. Він усуває шуми, здійснює нормалізацію сигналу та забезпечує стабільний передній фронт імпульсу, що важливо для точного підрахунку. Формувач може бути реалізований на основі компараторів або тригерів Шмітта. Часовий селектор. Визначає часовий інтервал, протягом якого здійснюється підрахунок імпульсів. Працює під керуванням схеми формування і керування, задаючи тривалість "вікна вимірювання". Від точності цього блоку залежить точність всього частотоміра. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 32 Лічильник імпульсів. Реєструє кількість імпульсів, що пройшли через часовий селектор за встановлений проміжок часу. Реалізується на основі двійкових або десяткових лічильників, може працювати в режимі накопичення або скидання після кожного вимірювання. Схема індикації. Призначена для відображення отриманого значення частоти на цифровому дисплеї. В залежності від реалізації може використовувати 7- сегментні LED або LCD-індикатори. Часто включає дешифратори та драйвери для зручного керування відображенням. Рисунок 3.1 – Структурна схема частотоміра Кварцовий генератор. Внутрішнє джерело еталонної частоти. Визначає точність вимірювання, оскільки формує основний часовий інтервал для роботи частотоміра. Використання кварцу забезпечує стабільність та низький рівень похибки. Дільник частоти. Використовується для отримання необхідного опорного сигналу з кварцового генератора. Наприклад, якщо кварцовий генератор працює Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 33 на 10 МГц, а потрібно сформувати часовий інтервал 1 секунда, то дільник частоти ділить вихідний сигнал відповідно до необхідного коефіцієнта. Схема формування і керування. Контролює роботу всіх блоків частотоміра, забезпечуючи синхронізацію між ними. Вона формує керуючі сигнали для відкриття та закриття часового селектора, скидання лічильників після кожного вимірювання та оновлення відображення результатів. Координована робота всіх цих елементів дозволяє забезпечити високу точність та надійність вимірювання частоти вхідного сигналу. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 34 4 РОЗРОБКА ФУНКЦІОНАЛЬНОЇ СХЕМИ 4.1 Блок вхідного пристрою Для зменшення впливу завад на вході цифрового пристрою вимірювання частоти та власних шумів в даній роботі пропонується використати у вхідному пристрої польовий транзистор з високим вхідним опором та аналоговий компаратор AD8561, який буде перетворювати періодичну напругу будь-якого виду в послідовність прямокутних імпульсів. Період слідування цих імпульсів строго рівний періоду сигналу, частоту якого потрібно виміряти. Для ослаблення наведень, які можуть вплинути при вимірюванні на кабель та задля нейтралізації постійної складової на вході встановлюємо фільтруючий ланцюг . Схема електрична принципова показана на рисунку 4.1. В якості резистора обираємо Р1-12-0,125 1МОм+5%. Тоді значення ємності: . В якості конденсатора обираємо К10-47 50В 16 пФ+10%. Для захисту приладу від вхідних перевантажень (не допустимо велика напруга) зазвичай доцільно застосувати зустрічно-паралельне включення двох діодів. В якості діодів застосовано 1N4148W у SMD виконанні з такими характеристиками: Корпус SOD-323. Тип діода по призначенню стандартний. Максимальна зворотна напруга діода 75 В. Пряме падіння напруги 1 В. Прямий струм діода 50 мА. Кількість діодів в корпусі 1. Час зворотного відновлення діодів 4 нс. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 35 Рисунок 4.1 – Схема електрична принципова вхідного пристрою Для забезпечення подальшої обробки прийнятого сигналу та фільтрації від завад використаємо широко-смуговий підсилювач побудований на двох затворному польовому транзисторі BF998. Параметри транзистора BF998: Максимальна напруга стік-витік ; Максимальна струм стік-витік ; Максимальна напруга затвор-витік ; Вхідна ємність ; Прохідна ємність транзистора ; Крутизна характеристики ; Коефіцієнт шуму ; Максимальна частота . Для фіксації потенціалу затвору транзистора обираємо резистор – Р1-12- 0,125 1 МОм+5%. Стабільний коефіцієнт підсилення каскаду Кст знаходиться з формули: Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 36 Виходячи з наведених співвідношень, можна зробити висновок, що каскад стабільний відносно збудження. Для розрахунку параметрів кіл зміщення необхідно задати режим роботи транзистора і відповідне значення струму стоку , напругу стоку , першого затвору , другого затвору . Для транзистора BF998 оптимальний режим роботи по постійному струму відповідає , , , . Коло зміщення першого затвору. Для цього слід задатися падінням напруги на резисторі R5. Враховуючи, що струм затвору , можна рахувати , при цьому опір резистора R5 можна визначити за формулою: . Потужність резистора R5: . Обираємо резистор Р1-12-0,125 430 Ом+5%. Резистор R4 матиме наступне значення: Потужність резистора R4: . Застосуємо такий тип резистора: Р1-12-0,125 1 кОм+5%. Розраховуємо коло зміщення другого затвору. Резистор R3 розраховується за формулою: . Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 37 Потужність резистора R3: . Застосуємо такий тип резистора: Р1-12-0,125 47 кОм+5%. Значення ємності С3 знаходиться з умови шунтування R3 на робочій частоті: Застосуємо такий тип конденсатора: К10-47 50В 16 пФ+10%. Значення ємності С4 знаходиться з умови фільтрації ВЧ складової, тобто . . Застосуємо такий тип конденсатора: К10-47 50В 68 пФ+10%. Значення блокуючого дроселя L1 знаходиться з умови блокування ВЧ складової на робочій частоті: . Застосуємо такий тип дроселя: MSS1260 10 мкГн±20%. Дільник напруги R14-R16 перед входом мікросхеми AD8561 розраховується, виходячи з падіння напруги на інверсному вході . Параметри компаратора AD8561: Напруга живлення +/-5 В. Сумісний вихід ТТЛ/КМОП. Зміщення нуля не більше 3 мВ. Коефіцієнт підсилення вхідного сигналу не менше 3000. Допустима вхідна диференціальна напруга 8 В. Час установки рівня 0,5 нс. Потужність споживання не більше 40 мВт. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 38 Визначимо струм через дільник як . Тоді сумарний опір резисторів R15-R16 буде: . Застосуємо для R15 налагоджувальний резистор ST-32A 10 кОм±20%, а для R16 – Р1-12-0,125 100 Ом+5%. Значення резистора R14 буде: . Застосуємо такий тип резистора: Р1-12-0,125 24 кОм+5%. Резистор, що задає коефіцієнт підсилення перетворювача: . Застосуємо для R17 такий тип резистора: Р1-12-0,125 10 МОм+5%. Значення ємності С5 знаходиться з умови шунтування R15 на робочій частоті: . Застосуємо такий тип конденсатора: К10-47 50В 160 нФ+10%. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 39 4.2 Блок вимірювання частоти Для правильної роботи функціональної схеми цифрового частотоміра головну роль грає блок ділення частоти, який використовується для отримання різних кратних еталонних частот з однієї частоти кварцового опорного генератора синхронізації. В даному випадку згідно технічного завдання, потрібно отримати час вимірювання, рівний 1 с. Такий час вимірювання можливий при застосуванні частоти відлікових імпульсів в 1 Гц, але оскільки вимірювання проводиться при лише при дії одиничного сигналу, то частоти повинна бути рівна 0,5 Гц. В даній роботі заплановано застосувати опорний кварцовий генератор на 20 МГц. Отже в даному випадку необхідно використати дільник частоти на 10, побудований на стандартному десятковому лічильнику, що входить до бібліотеки середовища проектування Quartus Prime фірми Intel. Рисунок 4.2 – Вигляд мікросхеми лічильника 74390 Розрахунок необхідної кількості лічильників: . В результаті необхідно використати 7 аналогічних лічильників. Причому таким чином отримаємо частоту в 2 Гц. Потім щоб поділити частоту ще на 4, використаємо два Т-тригера. Каскадне з’єднання лічильників і Т-тригерів в один Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 40 дільник DIV1...DIV7, TRD1, TRD2 показано на рисунку 4.3. Всі лічильники під’єднані один до одного за типом старший розряд на молодший. Рисунок 4.3 – Функціональна схема дільника частоти Оскільки даний лічильник сам скидається по досягненні коефіцієнта лічби 10, то входи скидання підключаємо до нуля. Для схеми відліку та зберігання (рисунок 4.4), сигнал, що знімається з виходу дільника DIV4 частотою 2000 Гц, потрібний для синхронізації лічильника CNTD, використовуваного для реалізації динамічної індикації. З виходу елементу TRD2 сигнал частотою 0,5 Гц поступає на вивід clk_en лічильника CNT1 і на схему формування імпульсу завантаження для регістрів REG1...REG8, і формування імпульсу скидання для лічильників CNT1...CNT8. Число лічильників обрано 8, кожен з яких може зберігати 4-розрядне двійкове слово з коефіцієнтом лічби 10. В сумі отримуємо 8-розрядне десяткове число, тобто лічильник може підрахувати 108 імпульсів, або ж можна виміряти частоту 100 МГц. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 41 Рисунок 4.4 – Функціональна схема схеми відліку та зберігання Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 42 У першому напівперіоді сигналу частотою 0,5 Гц відбувається підрахунок імпульсів впродовж 1 сек. В цей час на вході clk_en першого лічильника CNT1 є присутнім високий рівень, що дозволяє рахунок імпульсів, що поступають на вхід clock CNT1. В цей час на входах clock REG1...REG8 і на входах aclr CNT1...CNT8 є присутнім лог.0. У другому напівперіоді, коли на вході clk_en CNT1 з'являється лог.0, рахунок зупиняється. Лог.0 через інвертор N2 (вже лог.1) поступає на вхід елементу "І" AN2, на виході інвертора N3 в цей час є присутньою лог.1, відповідно синхронно з тактом з виходу DIV4 елемент AN2 формує на виході лог.1, яка поступає на вхід clock регістрів REG1...REG8 – відбувається завантаження даних з лічильників CNT1...CNT8 в регістри REG1...REG8. Одночасно з цим, лог.1 з виходу AN2 поступає на вхід тригера TRL. Тригер "закривається" і на його виході з'являється лог.1, проінвертований елементом N3, лог.0 поступає на вхід AN2, тим самим на виході AN2 і, відповідно, на входах clock REG1...REG8 з'являється лог.0 на увесь напівперіод, тобто до скидання тригера TRL. Аналогічним чином працює схема формування скидання для лічильників CNT1...CNT8, що формує скидання відразу після формування імпульсу завантаження регістрів REG1...REG8, що включає елементи AN1, N1, TRR. Функціональна схема індикації (рисунок 4.5) розроблена відповідно до вимог відображення виміряних значень. Лічильник CNTD, що постійно синхронізується, робить "вибірку" даних за допомогою мультиплексора MUX1 з виходів регістрів REG1...REG8. Дані з виходу мультиплексора поступають на вхід дешифратора DEC7 для перетворення двійкового коду в дані для семи-сегментного індикатора. В той же час, синхронно з мультиплексором відбувається вибір необхідного розряду за допомогою декодера DECC. Таким чином реалізується постійна динамічна індикація. У разі переповнювання лічильників (частота більше 99.999.999) на виході cout CNT8 з'являється лог.1, що поступає на вхід тригера TROV. У момент появи Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 43 імпульсу завантаження (з виходу AN2) в тригер TROV "записується" лог. 1, через інвертор N4 вже лог.0 поступає на вхід LTN дешифратора DEC7 і відключає його, одночасно лог.1 з виходу TROV поступає на елемент "АБО" 01 і "запалює" сегмент "G" для усіх розрядів індикатора – висвічуються мінуси, що означає переповнювання. Елементи N5, N6, 02 потрібні для відображення точок для 4-го і 7-го розрядів. Це необхідно для візуального розділення даних на індикаторі (у вигляді ХХ.ХХХ.ХХХ). Рисунок 4.5 – Функціональна схема індикації Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 44 В якості індикатора застосуємо семи-сегментний дев’яти-розрядний індикатор типу KTL-E90361 з наступними параметрами: Кількість світлодіодних кристалів: 72. Сила світла одного кристала: 8-12 мКд (IF = 20 мA). Діапазон робочих температур: -25 C ~ 50 C. Діапазон температур зберігання: - 30 C ~ 80 C. Термін служби: не менше 50 000 годин. Кольори: червоний, жовтий, зелений, синій. Рисунок 4.7 – Схема керування семи сегментним індикатором. В даній схемі діод засвічується напругою логічного нуля. Через діод протікає струм: . Звідси необхідне значення опору: Ом. Застосуємо такий тип резистора: R6-R13 Р1-12-0,125 180 Ом+5%. Для синхронізації ПЛІС використаємо кварцовий генератор на частоту 20 МГц KXO-97 з напругою +5В. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 45 Для випрямлення фронтів генератора використаємо конденсатори К10-47 50В 10 нФ+10% на вході і К10-47 50В 18 пФ+10% на виході. Для фільтрів на входах напруги живлення ПЛІС використаємо конденсатори К10-47 50В 100 нФ+10%. Середовище проектування Quartus Prime дозволяє провести часове та функціональне моделювання розробленої цифрової схеми. При цьому контроль цифрових сигналів можна здійснювати фактично в будь-якій точці. Для функціонування проекту безпосередньо в ПЛІС, необхідно провести компіляцію та моделювання цифрового проекту для об’єктивної оцінки завантаженості кристалу та реальних затримок поширення сигналу. Звіт про компіляцію проекту, який надає Quartus Prime, містить в собі такі важливі параметри як кількість логічних комірок, яка дозволяє обрати потужність CPLD та кількість використаних програмованих виводів користувача. Ці параметри рівні відповідно 127 мікро-комірок та 23 входи/виходи. Таким чином можна застосувати мікросхему сімейства MAX V CPLD фірми Intel – 5M160ZE64C5N з наступними параметрами: Кількість логічних елементів/блоків (LEs): 160. Кількість програмованих виводів 64. Частота синхронізації, МГц 152. Максимальна затримка сигналу між виводами, нс 7.5. Напруга живлення, В 1.9. Вхідна напруга, В 1.7-1.9. Вихідний струм, мА 25. Ємність виводів, пФ 10. Тип корпусу 64-PLCC. Результати функціонального моделювання для частоти 5 МГц показано на рисунку 4.7. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 46 Рисунок 4.6 – Функціональне моделювання файлу проекту в ПЛІС Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 47 4.3 Схема живлення Цифровий вимірювач частоти, що розробляється в даній роботі потребує стабілізованого живлення напругою +1.8 В. Схема принципова такого блоку за наявності портативного чи стаціонарного джерела показана на рисунку 4.7: Рисунок 4.7 – Схема електрична принципова живлення В якості стабілізованого елемента живлення необхідно застосувати мікросхему знижаючого імпульсного перетворювача напруги LP2985AIM5X-1.8, який маючи зворотній зв’язок і керування підналагодження живлення в автоматичному та напівавтоматичному режимі. Параметри мікросхеми: Вихідна напруга: 1.8 В…2.5 В. Похибка встановлення напруги: 280мВ. Гарантований вихідний струм: 0,5А /1А / 3А. Діапазон вхідної напруги: 2.2В до 16В. Фіксована частота перетворення: 52 кГц. Вихідний струм: 150 мА. Придушення пульсацій: 45 дБ. Лінійне регулювання 0,014 %/В. Точність регулювання напруги: 2,5 %. Захист від перегрівання і по струму навантаження. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 48 При розробці принципової схеми використана стандартна схема ввімкнення перетворювача, рекомендована виробником. Ємність вхідного конденсатор C2 повинна бути не менше 100 мкФ. Тому застосуємо конденсатор JAM 50В 220 мкФ+10%. Значення індуктвності L2 знаходиться з умови блокування ВЧ складової на робочій частоті: . Застосуємо дросель MSS1260 75 мкГн±20%. Значення ємності С6 знаходиться наступним чином: . Застосуємо конденсатор JAM 50В 27 мкФ+10%. В якості діода VD3 застосуємо перетворювач Шотки SS5819 з наступними характеристиками: Максимальна імпульсна зворотна напруга: 40 В. Максимальна середньоквадратична напруга: 28 В. Максимальна постійна блокувальна напруга: 40 В. Максимальний середній прямий випрямлений струм: 1 А. Максимальний прямий імпульсний струм: 25 А. Типова ємність переходу: 110 пФ. Для задавання автоматичного підналагодження стабілізатора застосуємо резистор R19 Р1-12-0,125 1 кОм+5%. Розраховуємо резистор R18: . Застосуємо резистор R18 Р1-12-0,125 3 кОм+5%. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 49 Ємність C7 розраховується наступним чином: . Застосуємо конденсатор К10-47 50В 1 нФ+10%. Ємність C9 розраховується наступним чином: . Застосуємо конденсатор К10-47 50В 3 нФ+10%. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 50 ВИСНОВКИ Аналізуючи отримані результати в процесі розробки цифрового вимірювача частоти на ПЛІС типу CPLD, можна зробити висновок про відповідність його роботи до заданих в завданні характеристик. До його основних переваг можна високу надійність за рахунок використання малої кількості компонент, а основною перевагою перед іншими є його зменшені габаритні показники та відносно мале енергоспоживання завдяки використанню ПЛІС у конструкції. Використання CPLD дозволяє зберігати конфігурацію навіть за відсутності живлення, що значно підвищує надійність пристрою в умовах нестабільного електропостачання. Крім того, така технологія спрощує оновлення та модернізацію пристрою без необхідності значних апаратних змін. Програмування ПЛІС рекомендовано здійснювати через інтерфейс JTAG, що забезпечує гнучкість налаштування та можливість діагностики безпосередньо в процесі експлуатації. Для проектування вхідного блоку використано двох-затворний польовий транзистор, що має на меті забезпечити високий вхідний опір вимірювача, що, у свою чергу, зменшує перевантаження входу. Це дозволяє знизити вплив на вимірюваний сигнал і покращує точність частотоміра. Для захисту від перенапруг та стрибків напруги на вході застосовано зустрічно-паралельне включення діодів, що запобігає виходу з ладу чутливих компонентів. Додатковою перевагою польового транзистора є низький внутрішній шум, що дозволяє мінімізувати спотворення вхідного сигналу та забезпечує стабільні вимірювання навіть за умов впливу зовнішніх завад. Проектування функціональної схеми для ПЛІС було здійснене з використанням графічного методу у САПР Quartus Prime. Цей підхід дозволяє не лише візуалізувати логічну структуру пристрою, а й значно спрощує пошук помилок та налагодження. Завдяки такому підходу можна легко змінювати проектовану схему без необхідності суттєвих модифікацій інших вузлів пристрою, що значно зменшує час розробки та спрощує тестування. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 51 Постійна динамічна індикація реалізована на 9-розрядному семи- сегментному індикаторі, який безпосередньо керується ПЛІС. Такий підхід дозволяє суттєво скоротити кількість додаткових компонентів і спростити схему керування, що позитивно впливає на загальну надійність пристрою. Схема живлення побудована на стабілізаторі у мікросхемному виконанні та розрахована на вхідну напругу +2.2…16 В, що забезпечує можливість живлення пристрою від широкого спектра джерел живлення. Додатково передбачено захист від перепадів напруги та короткого замикання, що підвищує безпеку експлуатації. У підсумку можна сказати, що розроблений пристрій перевершує свої аналоги та має значно кращі характеристики, такі як розширена функціональність, висока надійність та енергоефективність. Використання ПЛІС типу CPLD дозволяє скоротити час і витрати на розробку, а також надає можливість гнучкої модернізації в майбутньому. Завдяки застосуванню сучасних компонентів і методів проектування вдалося досягти оптимального поєднання компактності, точності та зручності у використанні, що робить цей цифровий вимірювач частоти конкурентоспроможним рішенням для широкого спектра застосувань. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 52 ПЕРЕЛІК СКОРОЧЕНЬ ТА УМОВНИХ ПОЗНАЧЕНЬ IoT – інтернет речей. ПЛІС – програмована логічна інтегральна схема. КМОН – технологія контакт-метал-оксид-напівпровідник. ПЗП – постійний запам’ятовуючий пристрій. URL – уніфікований локатор ресурсу. ОП – операційний підсилювач. SoC – система на кристалі. DSP – цифрова обробка сигналів. LCD – рідко-кристалічний дисплей. SMD – технологія поверхневого монтажу. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 53 Фор Зона Поз Позначення Найменування Кіл. Примітка Документація А4 ЧДТУ.252006.001 ПЗ Пояснювальна записка 1 А3 ЧДТУ.252006.001 Е1 Схема структурна 1 А3 ЧДТУ.252006.001 Е3 Схема електрична принципова 1 A4 ЧДТУ.252006.001 ПЕ3 Перелік елементів 1 ЧДТУ.252006.001 Зм. Лист № докум. Підпис Дата Розробив Зюмрутбель А. Ш. Цифровий вимірювач Літера Лист Листів Перевірив Чепинога А.В. частоти на основі Н 1 Рецензент Бурмістров С. програмованої логічної Н. контроль Гресько С.О. інтегральної схеми Кафедра ІБ та КІ група ЗКМС-2105 Затвердив Бабенко В.Г. Ïîç. ïîçíà- Íàçâà ʳë. Ïðèì³òêà ÷åííÿ Êîíäåíñàòîðè C1 Ê10-47 50 16 ïÔ ± 10% 1 C2 JAM SMD 50 220 ìêÔ ± 10% 1 C3 Ê10-47 50 16 ïÔ ± 10% 1 C4 Ê10-47 50 68 ïÔ ± 10% 1 C5 Ê10-47 50 160 íÔ ± 10% 1 C6 JAM SMD 50 27 ìêÔ ± 10% 1 C7 Ê10-47 50 1 íÔ ± 10% 1 C8 Ê10-47 50 220 íÔ ± 10% 1 C9 Ê10-47 50 3 íÔ ± 10% 1 C10 Ê10-47 50 10 íÔ ± 10% 1 C11 Ê10-47 50 18 ïÔ ± 10% 1 C12-C14 Ê10-47 50 100 íÔ ± 10% 2 ̳êðîñõåìè DA1 LM2576HV 1 DA2 AD8561AR 1 DD1 EPM7128SLC84 1 Êâàðöîâ³ ãåíåðàòîðè G1 KXO-97 20 ÌÃö 1 ²íäèêàòîðè HG1 KTL-E90361 1 Êàòóøêè ³íäóêòèâíîñò³ L1 MSS1260 10 ìêÃí ± 20% 1 L2 MSS1260 75 ìêÃí ± 20% 1 ×ÄÒÓ.252006.001 ÏÅ Çì. Àðêóø ¹ äîêóì. ϳäïèñ Äàòà Ðîçðîá. Çþìðóòáåëü À. ˳ò. Àðêóø Àðêóø³â Ïåðåâ³ð. ×åïèíîãà À.Â. Öèôðîâèé âèì³ðþâà÷ ÷àñòîòè 1 2 íà îñíîâ³ ïðîãðàìîâàíî¿ ëîã³÷íî¿ ³íòåãðàëüíî¿ ñõåìè Í.êîíòð. Ãðåñüêî Ñ.Î. Ïåðåë³ê åëåìåíò³â Êàôåäðà ²Áʲ, ãð. ÇÊÌÑ-2105 Çàòâ. Áàáåíêî Â.Ã. Êîï³þâàâ Ôîðìàò A4 ²íâ. ¹ îðèã. ϳäï. ³ äàòà Çàì. ³íâ. ¹ ²íâ. ¹ äóáë. ϳäï. ³ äàòà Äîâ³ä. ¹ Ïåðâ. çàñòîñ. Ïîç. ïîçíà- Íàçâà ʳë. Ïðèì³òêà ÷åííÿ Ðåçèñòîðè R1, R2 Ð1-12-0.125 1 ÌÎì ± 5% 2 R3 Ð1-12-0.125 47 êÎì ± 5% 1 R4 Ð1-12-0.125 1 êÎì ± 5% 1 R5 Ð1-12-0.125 430 Îì ± 5% 1 R6...R13 Ð1-12-0.125 180 Îì ± 5% 8 R14 Ð1-12-0.125 24 êÎì ± 5% 1 R15 ST-32A 10 êÎì ± 20% 1 R16 Ð1-12-0.125 100 Îì ± 5% 1 R17 Ð1-12-0.125 10 ÌÎì ± 5% 1 R18 Ð1-12-0.125 3 êÎì ± 5% 1 R19...R23 Ð1-12-0.125 1 êÎì ± 5% 5 ijîäè VD1, VD2 1N4148W 2 VD3 SS5819 1 Òðàíçèñòîðè VT1 BF998 1 Ðîç'ºì X1 BL2-010-G700 1 Àðê. ×ÄÒÓ.252006.001 ÏÅ Çì. Àðêóø ¹ äîêóì. ϳäïèñ Äàòà 2 Êîï³þâàâ Ôîðìàò A4 ²íâ. ¹ îðèã. ϳäï. ³ äàòà Çàì. ³íâ. ¹ ²íâ. ¹ äóáë. ϳäï. ³ äàòà +6-50 DA1 L2 1 VIN 2 *STUVOUT 5 DD1 C2 ON VD3 C6 C7 R18 C944 41 3 GND FB 4 45 I/O I/O CPLD I/O I/O 40 46 I/O I/O 39 48 I/O I/O 37 R19 49 50 I/O I/O 36 51 I/O I/O 35 34 52 I/O I/O 54 I/O I/O 33 55 I/O I/O 31 30 56 I/O I/O 29 57 I/O I/O 58 I/O I/O 28 27 60 I/O I/O 61 I/O I/O 25 63 I/O I/O 24 64 I/O I/O 22 21 R6-R1315 HG1 65 I/O I/O I/O I/O 20 11 A C1 1 67 18 B C2 2 68 I/O I/O 17 17 C C3 3 69 I/O I/O I/O I/O 16 13 4 70 15 14 D C4 5 73 I/O I/O 10 E C5 I/O I/O 12 F C6 6 74 I/O I/O 11 12 G C7 7 75 I/O I/O 10 R20R21R22 16 H C8 8 76 9 77 I/O I/O 9 C9 8 79 I/O I/O 6 R23 80 I/O I/O 5 81 I/O I/O I/O I/O 4 X1 1 R3 L1 G1 1 C10 2 GCLR TDI 14 2 4 GCLK2 TDO 71 3 2 VCC *G OUT 3 83 84 GCLK1 TMS 23 4 62 C3 C4 GND NC 1 OE1 TCK 5 6 R4 R14 R17 C8 7 19 GND VCCIO 13 C12 7 32 GND VCCIO 26 8 C11 GND VCCIO 38 9 VT1 DA2 42 53 C1 10 2 47 GND VCCIO 66 C13 3 +IN = = OUT 7 59 GND VCCIO 78 R15 5 -IN OUT 8 72 GND VCCIO 3 R1 4 LAT V+ 1 6 82 GND VCCIN GND VCCIN 43 VD2 R5 V- GND C14 Âõ³ä VD1 R2 R16 C5 ×ÄÒÓ.252006.001 Å3 ˳ò. Ìàñà Ìàñøòàá Çì. Àðê. ¹ äîêóì. ϳäïèñ Äàòà Öèôðîâèé âèì³ðþâà÷ ÷àñòîòè Ðîçðîá. Çþìðóòáåëü À. íà îñíîâ³ ïðîãðàìîâàíî¿ ëîã³÷íî¿ Ïåðåâ³ð. ×åïèíîãà À.Â. ³íòåãðàëüíî¿ ñõåìè Ñõåìà åëåêòðè÷íà ïðèíöèïîâà Ò.êîíòð. Àðêóø 1 Àðêóø³â 4 Í.êîíòð. Ãðåñüêî Ñ.Î. Êàôåäðà ²Áʲ, ãð. ÇÊÌÑ-2105 Çàòâ. Áàáåíêî Â.Ã. Êîï³þâàâ Ôîðìàò A3 ²íâ. ¹ îðèã. ϳäï. ³ äàòà Çàì. ³íâ. ¹ ²íâ. ¹ äóáë. ϳäï. ³ äàòà Äîâ³ä. ¹ Ïåðâ. çàñòîñ. ×ÄÒÓ.252006.001 Å3 Ñõåìà ³íäèêàö³¿ Âõ³äíèé Ôîðìóâà÷ ×àñîâèé ˳÷èëüíèê ïðèñòð³é ñåëåêòîð ³ìïóëüñ³â Ñõåìà Êâàðöîâèé ijëüíèê ôîðìóâàííÿ ãåíåðàòîð ÷àñòîòè ³ êåðóâàííÿ ×ÄÒÓ.252006.001 Å1 ˳ò. Ìàñà Ìàñøòàá Çì. Àðê. ¹ äîêóì. ϳäïèñ Äàòà Öèôðîâèé âèì³ðþâà÷ ÷àñòîòè Ðîçðîá. Çþìðóòáåëü À. íà îñíîâ³ ïðîãðàìîâàíî¿ ëîã³÷íî¿ ³íòåãðàëüíî¿ ñõåìè Ïåðåâ³ð. ×åïèíîãà À.Â. Ñõåìà ñòðóêòóðíà Ò.êîíòð. Àðêóø Àðêóø³â 1 Í.êîíòð. Ãðåñüêî Ñ.Î. Êàôåäðà ²Áʲ, ãð. ÇÊÌÑ-2105 Çàòâ. Áàáåíêî Â.Ã. Êîï³þâàâ Ôîðìàò A4 ²íâ. ¹ îðèã. ϳäï. ³ äàòà Çàì. ³íâ. ¹ ²íâ. ¹ äóáë. ϳäï. ³ äàòà Äîâ³ä. ¹ Ïåðâ. çàñòîñ. ×ÄÒÓ.252006.001 Å1 СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ 1. Олійник М.В. Багатофункціональний частотомір на мікроконтролері PIG18F252-I/SP: кваліфікаційна робота бакалавра за спеціальністю 172 Телекомунікації та радіотехніка / М. В. Олійник, Тернопільський національний технічний університет імені Івана Пулюя. Тернопіль, ТНТУ, 2023. 68 c. 2. Пушак, А.С. Вістовський В.В. Жишкович А.В. Частотомір електричних імпульсів на базі програмованого мікроконтролера. / Вісник ЛТЕУ. Технічні науки, 2020, 23: С. 211-215. 3. Литвиненко В.М., Дощенко Г.Г., Самойлов Н.А. Аналіз методів вимірювання частоти / Біомедична інженерія і електроніка. ХНТУ, 2017. №1 (15). C. 63-83. 4. Schaad T. Nano-resolution. Oceanic, atmospheric and seismic sensors with parts-per-billion resolution. G8218 Rev. E, 2009, 10. 5. Jenkin K. Understanding the Role of Frequency Control in IoT Devices and Wireless Sensor Networks. URL: https://www.golledge.com/news/understanding-the- role-of-frequency-control-in-iot-devices-and-wireless-sensor-networks/ (дата звернення 03.03.2026) 6. Цифрові вимірювальні прилади [Текст]: навч. посіб. / В.М. Чинков. Харків: НТУ «ХПІ», 2008. 508 с. 7. Гнусов Ю.В. Метрологія та вимірювання: навч. посіб. / Ю.В. Гнусов, В.В. Тулупов, В.М. Пересічанський; Харків. нац. ун-т внутр. справ. Харків, 2019. 125 с. 8. Верига А.Д. Вимірювання частоти за допомогою мікроконтролера. URL: https://sites.google.com/a/chnu.edu.ua/veryga_ad (дата звернення 05.03.2025). 9. Іфрім Д.Д. Городецька О.С. Пристрій для вимірювання частоти сигналів URL:https://ir.lib.vntu.edu.ua/bitstream/handle/123456789/11382/466.pdf?sequence=3 &isAllowed=y. (дата звернення 05.03.2025) Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 60 10. Петрушак В. Реалізація частотоміра коінциденції на ПЛІС / Вісник Хмельницького національного університету, №6, Том 1, 2022 (315) С. 179-182. https://doi.org/10.31891/2307-5732-2022-315-6-179-182 11. Борисенко О.А. Цифровий частотомір на основі біноміальних лічильників / О. А. Борисенко, В. Ю. Сидоренко // Вісник СумДУ. Серія Технічні науки. 2013. №2. С. 66-71. 12. Цифрове оброблення сигналів [Електронний ресурс]: посібник для студентів напряму підготовки 6.050901 "Радіотехніка" усіх форм навчання / С. В. Заболотній; за ред. проф. Ю. Г. Леги; М-во освіти і науки України, Черкас. держ. технол. ун-т. Черкаси: ЧДТУ, 2010. 119 с. 13. Комп’ютерна схемотехніка: підручник / [Азаров О. Д., Гарнага В. А., Клятчeнкo Я. М., Тарасенко В. П.]. Вінниця: ВНТУ, 2018. 230 с. 14. Казимир В.В. Проектування комп'ютерних систем на основі мікросхем програмованої логіки: монографія / С. А. Іванець, Ю. О. Зубань, В. В. Казимир, В. В. Литвинов. Суми: Сумський державний університет, 2013. 313 с. 15. Quartus II Handbook. Volume 1. Design and Synthesis. Quartus II Handbook Version 15.0. Режим доступу: https://www.intel.com/content/www/us/en/support/programmable/support- resources/design-software/user-guides.html 16. Mentor Graphics ModelSim, Quartus II Handbook Volume 3: Verification (intel.com) Mentor Graphics ModelSim and QuestaSim Support, Quartus II Handbook Volume 3: Verification. Режим доступу: https://www.intel.com/content/www/us/en/support/programmable/support-resources/ design-software/user-guides.html. 17. Мірошник М.А., Клименко Л.А., Корольова Я.Ю. Технології та автоматизація проєктування цифрових пристроїв складних комп’ютерних систем на ПЛІС: Навч. посібник. Харків: УкрДУЗТ, 2021. 220 с. 18. ДСТУ 3008-2015. Державний стандарт України. Документація. Звіти у сфері науки і техніки. Структура і правила оформлення. К: УкрНДНЦ, 2016. 26 с. Арк. ЧДТУ.252006.001 ПЗ Змн. Арк. № докум. Підпис Дата 61