POST-карта для діагностики персонального комп'ютера

РУБАН, Арсен

Please use this identifier to cite or link to this item: https://er.chdtu.edu.ua/handle/ChSTU/7351

Title:	POST-карта для діагностики персонального комп'ютера
Authors:	СИСОЄНКО, Світлана РУБАН, Арсен
Keywords:	POST;ТЕСТУВАННЯ;РСІ;BIOS;ПЛІС
Issue Date:	2024
Abstract:	Метою виконання даної кваліфікаційної роботи на здобуття освітнього ступеня «бакалавр» є розробка пристрою для тестування персональних комп’ютерів з використанням сигналів процедури POST для забезпечення якомога швидшого та точнішого виявлення збійних компонентів апаратного забезпечення. Загальний обсяг роботи становить 60 сторінок. У роботі 12 рисунків, 5 таблиць. Для виконання роботи використано 21 літературне джерело. Основними завданнями кваліфікаційної роботи є: • аналіз принципів, методів і засобів тестування ПК, їх особливостей та складових; • проведення огляду наявних рішень та обґрунтування вибору схеми реалізації; • розробка структурної схеми пристрою тестування; • розробка функціональної схеми пристрою. В першому розділі роботи зроблено критичний аналіз та класифікацію засобів і методів діагностики ПК, принципів тестування ПК, їх застосування до визначення несправностей. Другий розділ веде мову про постановку задачі проектування систем ді-агностики несправностей персонального комп’ютера, методи їх усунення, ви-значення їх параметрів, обґрунтування реалізації за допомогою інтегральних схем великого ступеня інтеграції. В третьому розділі роботи було вирішення завдання по розробці струк-турної схеми, формуванню блоків та їх призначення. Четвертий розділ присвячений вибору типу програмованої інтегральної схеми, визначенню принципів роботи шини РСІ, розробці функціональної схеми як основи роботи пристрою тестування, методам відображення POST-кодів. Надійність пристрою була розрахована у п’ятому розділі роботи.
URI:	https://er.chdtu.edu.ua/handle/ChSTU/7351
Appears in Collections:	123 Комп’ютерна інженерія (Комп'ютерні системи та мережі)

Files in This Item:

File	Description	Size	Format
ПЗ_РУБАН-merged.pdf Restricted Access		2.7 MB	Adobe PDF	View/Open Request a copy

Show full item record

Extracted text

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ЧЕРКАСЬКИЙ ДЕРЖАВНИЙ ТЕХНОЛОГІЧНИЙ УНІВЕРСИТЕТ
ФАКУЛЬТЕТ ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ І СИСТЕМ
КАФЕДРА ІНФОРМАЦІЙНОЇ БЕЗПЕКИ ТА КОМП’ЮТЕРНОЇ ІНЖЕНЕРІЇ
ПОЯСНЮВАЛЬНА ЗАПИСКА
до кваліфікаційної роботи бакалавра
на тему: «POST-карта для діагностики персонального
комп'ютера»
ЧДТУ.249005.007 ПЗ
Виконав: студент 4 курсу, групи КМ-2005
спеціальності 123 – «Комп’ютерна інженерія»
за освітньою програмою – «Комп’ютерні системи та
мережі»
Арсен РУБАН
Керівник
к.т.н., доцент Світлана СИСОЄНКО
Рецензент
к.т.н., доцент кафедри КІ та ІТ, ЧДБК
Сергій БУРМІСТРОВ
«ЗАХИСТ ДОЗВОЛЯЮ»
Завідувач кафедри ІБ та КІ
д.т.н., професор ______ Віра БАБЕНКО
Черкаси 2024 року
Форма № Н-9.01
ЧЕРКАСЬКИЙ ДЕРЖАВНИЙ ТЕХНОЛОГІЧНИЙ УНІВЕРСИТЕТ
Факультет: інформаційних технологій і систем
Кафедра: інформаційної безпеки та комп’ютерної інженерії
Освітньо-кваліфікаційний рівень: Бакалавр
Спеціальність 123 – Комп’ютерна інженерія
Освітня програма Комп’ютерні системи та мережі
«ЗАТВЕРДЖУЮ»
Завідувач кафедри ІБ та КІ
д.т.н., професор ________ Віра БАБЕНКО
«28» лютого 2024 року
ЗАВДАННЯ
на кваліфікаційну роботу бакалавра студенту
Рубану Арсенію Павловичу
(прізвище, ім‘я, по батькові)
1. Тема роботи: POST-карта для діагностики персонального комп'ютера
Керівник роботи: к.т.н., доцент Сисоєнко Світлана Володимирівна
(прізвище, ім’я, по батькові, науковий ступінь, вчене звання)
затверджені наказом університету від «26» лютого 2024 р. № 60/04
2. Строк подання студентом роботи:
3. Вихідні дані до роботи:
1. Керуючий вузол: ПЛІС.
2. Напруга живлення: +5 В (+3,3 В).
3. Струм споживання, не більш: 200 мА.
4. Частота шини PCI: 33 Мгц.
5. Адреса діагностичного порту: 0080h.
6. Індикація POST коду: у шістнадцятковому вигляді.
7. Підтримка виробників BIOS: AWARD, AMI.
4. Зміст розрахунково-пояснювальної записки (перелік питань, що їх належить розробити):
Вступ
1. Патентний пошук та огляд наявних рішень
2. Обґрунтування технічного завдання
3. Розробка структурної схеми
4. Розробка функціональної схеми для ПЛІС
Висновки
Додатки
Список використаних джерел
5. Перелік графічного матеріалу (з точним зазначенням обов’язкових креслень, плакатів):
1. Схема структурна
2. Схема електричнафункціональна
3. Специфікація на програму
6. Консультанти розділівроботи:
Розділ Прізвище, ініціали Підпис, дата
консультанта завдання видав завдання прийняв
7. Дата видачі завдання: 27 лютого 2023 року
КАЛЕНДАРНИЙ ПЛАН
№ Термін
з/п Назва етапів роботи виконання Примітка
етапів роботи
1 Інформаційно-технічний пошук та огляд літератури 01.03 – 14.03 виконано
2 Обробка матеріалу 15.03 – 20.03 виконано
3 Патентний пошук та огляд наявних рішень 21.03 – 31.03 виконано
4 Обґрунтування технічного завдання 01.04 – 10.04 виконано
5 Розробка структурної схеми 11.04 – 15.04 виконано
6 Розробка функціональної схеми для ПЛІС 16.04 – 30.04 виконано
7 Оцінка надійності 01.05 – 10.05 виконано
8 Оформлення пояснювальної записки 11.05 – 20.05 виконано
9 Оформлення графічного матеріалу 21.05 – 29.05 виконано
10 Подання роботи на відгук та рецензування 20.05 – 01.06 виконано
Студент ___________________________ Арсеній РУБАН
(підпис)
Керівник роботи ___________________________ Світлана СИСОЄНКО
(підпис)
АНОТАЦІЯ
Метою виконання даної кваліфікаційної роботи на здобуття освітнього
ступеня «бакалавр» є розробка пристрою для тестування персональних
комп’ютерів з використанням сигналів процедури POST для забезпечення якомо-
га швидшого та точнішого виявлення збійних компонентів апаратного забезпече-
ння.
Загальний обсяг роботи становить 60 сторінок. У роботі 12 рисунків, 5 та-
блиць. Для виконання роботи використано 21 літературне джерело.
Основними завданнями кваліфікаційної роботи є:
 аналіз принципів, методів і засобів тестування ПК, їх особливостей та
складових;
 проведення огляду наявних рішень та обґрунтування вибору схеми
реалізації;
 розробка структурної схеми пристрою тестування;
 розробка функціональної схеми пристрою.
В першому розділі роботи зроблено критичний аналіз та класифікацію
засобів і методів діагностики ПК, принципів тестування ПК, їх застосування до
визначення несправностей.
Другий розділ веде мову про постановку задачі проектування систем
діагностики несправностей персонального комп’ютера, методи їх усунення, ви-
значення їх параметрів, обґрунтування реалізації за допомогою інтегральних
схем великого ступеня інтеграції.
В третьому розділі роботи було вирішення завдання по розробці
структурної схеми, формуванню блоків та їх призначення.
Четвертий розділ присвячений вибору типу програмованої інтегральної
схеми, визначенню принципів роботи шини РСІ, розробці функціональної схеми
як основи роботи пристрою тестування, методам відображення POST-кодів.
Надійність пристрою була розрахована у п’ятому розділі роботи.
Ключові слова: POST, ТЕСТУВАННЯ, РСІ, BIOS, ПЛІС
ABSTRACT
The purpose of this qualification work for the bachelor's degree is to develop a
device for testing personal computers using POST procedure signals to ensure the
fastest and most accurate detection of failed hardware components.
The total amount of work is 57 pages. In work 12 figures, 5 tables. 21 literary
sources were used to carry out the work.
The main objectives of the qualification work are:
- analysis of the principles, methods and means of PC testing, their features and
components;
- reviewing existing solutions and justifying the choice of implementation
scheme;
- development of a structural diagram of the testing device;
- development of functional diagram of the device.
In the first section of the paper, a critical analysis and classification of means
and methods of PC diagnostics, principles of PC testing, and their application to the
identification of faults are done.
The second section deals with the problem of designing systems for diagnosing
personal computer faults, methods of their elimination, determination of their param-
eters, and justification of implementation with the help of integrated circuits of a high
level of integration.
The third section of the paper dealt with the task of developing a structural
scheme, forming blocks and their functions.
The fourth section is devoted to the selection of the type of programmable inte-
grated circuit, determination of the principles of PCI bus operation, development of a
functional diagram as the basis for the test device operation, and methods of displaying
POST codes.
The reliability of the device was calculated in the fifth section.
Keywords: POST, TESTING, PCI, BIOS, FPGA
ЗМІСТ
ВСТУП……………………………………………………………………………... 3
1 ПАТЕНТНИЙ ПОШУК ТА ОГЛЯД НАЯВНИХ РІШЕНЬ………………… 6
1.1 Засоби і методи діагностики ПК………………………………………. 6
1.2 Принципи тестування ПК за допомогою Post Card………………… 13
1.3 Огляд наявних рішень………………………………………………….. 17
1.3.1 POST Card для шини ISA…………………………………… 17
1.3.2 Тестова плата POWER PCI-2…………………………………. 21
1.3.3 Діагностична плата POST Card PCI………………………… 23
2 ОБҐРУНТУВАННЯ ТЕХНІЧНОГО ЗАВДАННЯ…………………………….. 26
3 РОЗРОБКА СТРУКТУРНОЇ СХЕМИ…………………………………………. 29
4 РОЗРОБКА ФУНКЦІОНАЛЬНОЇ СХЕМИ ДЛЯ ПЛІС……………………… 31
4.1 Визначення специфікації шини PCI………………………………… 31
4.2 Розробка обробки POST кодів в ПЛІС……………………………… 40
4.3 Розробка схеми індикації………………………………………………. 45
5 ОЦІНКА НАДІЙНОСТІ……………………………………………………… 48
ВИСНОВКИ……………………………………………………………………….. 50
ПЕРЕЛІК СКОРОЧЕНЬ ТА УМОВНИХ ПОЗНАЧЕНЬ……………………….. 51
ДОДАТКИ:
А – 482.ЧДТУ.49005-01 POST-карта для діагностики персонального
комп'ютера
Б – ЧДТУ.249005.007 Е1 POST-карта для діагностики персонального
комп'ютера. Схема структурна
В – ЧДТУ.249005.007 Е2 POST-карта для діагностики персонального
комп'ютера. Схема електрична функціональна
СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ………………………………………… 59
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата
Розробив Рубан А.П. POST-карта для Літ. Арк. Аркушів
Перевірив Сисоєнко С.В. діагностики персонального 2 60
Рецензент Бурмістров С. Кафедра ІБ та КІ
Н. Контр. Гресько С.О. комп'ютера
група КМ-2005
Затвердив Бабенко В.Г. Пояснювальна записка
ВСТУП
Актуальність методів і засобів тестування персональних комп’ютерів
завжди буде затребуваним як для приватного сектору так і для комерційного, в
тому числі і для сервісних центрів обслуговування. Такі засоби, особливо
автоматизовані, дозволяють скоротити час виявлення несправностей та помилок в
роботі апаратного забезпечення комп’ютерної техніки, що напряму впливає на час
простою техніки та час перебування в ремонті. А оскільки на даний час мабуть
вже немає сфер, де не застосовуються комп’ютери для цифровізації обробки
інформації, то зменшення простоїв в зв’язку з ремонтом напряму впливає на
прибутки бізнесу, швидкість надання послуг державно тощо.
Саме тому темою кваліфікаційної роботи було обрано розробку пристрою
тестування ПК на ПЛІС. Основна перевага даного пристрою полягає в тому, що в
ньому використовується програмована логічні інтегральна схема (ПЛІС), яка
покликана замінити як мікроконтролер так і іншу цифрову частину пристрою.
Основною новизною є використання як основного керуючого вузла – ПЛІС
типу CPLD, що дає змогу спростити конструкцію самого пристрою, а також в
порівнянні з аналогом спростити конструкцію з реалізацією ядра PCI 2.2.
POST-карта, яку інакше називають POST-платою або POST-тестером, є
платою розширення, оснащеною цифровим індикатором, на який виводяться коди
ініціалізації (POST-коди) материнської плати. Останній виведений код дозволяє
визначити компонент системи, в якому є несправність. При нормальному
проходженні процедури POST на індикаторі відобразиться значення, не змінне
протягом всього часу роботи комп'ютера (як правило, це код FF). Представлені на
ринку PCI POST карти-аналізатори можуть встановлюватися в слот PCI
материнської плати або підключатися до роз'єму LPT, в останньому випадку її
додатково потрібно підключити до порту USB для організації електроживлення
карти. Вона оснащена цифровим індикатором для відображення POST-кодів,
LED-індикаторами для контролю вольтажу [1].
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 3
Відразу при включенні комп'ютера з комплекту BIOS Setup автоматично
запускається програма самодіагностики POST (Power On Self Test). Програма
POST виконує перевірку функціональності і проводить ініціалізацію основних
пристроїв і підсистем комп'ютера, всього виконуючи більше ста операцій. Перед
початком кожної операції процедура POST генерує спеціальний код розміром
один байт (від 00Н до FFH), званий POST-кодом, і записує його значення в
певний діагностичний порт в адресному просторі введення/виводу. У більшості
IBM-сумісних комп'ютерів для цього використовується порт з адресою 80H. У
разі виявлення несправності при тестуванні якогось пристрою процедура POST
просто зупиняється на цьому кроці, а виведений в діагностичний порт POST-код
залишається незмінним, дозволяючи визначити операцію, на якій зупинилася
програма.
POST-карта є відносно простим пристроєм, призначення якого – через PCI-
або ISA-шину прочитувати з діагностичного порту і виводити на світлодіодні
індикатори самодіагностики, що генеруються програмою, POST-коди. У
нормальній ситуації цифри код швидко біжать на індикаторах, завершуючись
значенням FF, що говорить про успішне проходження тестування і ініціалізації і
про готовність до завантаження операційної системи. Проте якщо якийсь пристрій
комп'ютера викличе зупинку програми діагностики, то на індикаторах постійно
горітиме POST-код останнього відпрацьованого кроку, вказуючи на операцію, а
отже, і на той пристрій, на якому відбулася зупинка програми. POST-код і
пов'язані з ним пристрої розшифровуються по таблиці код, яку складає виробник
BIOS.
Слід зазначити, що використання пристрою POST Card може бути корисним
тільки в тому випадку, якщо на материнській платі збережена працездатність
пристроїв, що забезпечують виконання самої процедури POST: процесора,
системи синхронізації, ROM BIOS, вузлів формування живлячої напруги,
контролерів внутрісистемних шин і шин розширення.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 4
Також потрібно враховувати, що таблиці POST-код різні для BIOS різних
виробників. У зв'язку з постійним вдосконаленням комп'ютерних систем, появою
нових тестованих компонентів і інших наборів системної логіки таблиця POST-
код може декілька відрізнятися для різних версій BIOS навіть одного і того ж
виробника [2].
Мета даної роботи полягає у розробці пристрою для тестування
персональних комп’ютерів з використанням сигналів процедури POST для
забезпечення якомога швидшого та точнішого виявлення збійних компонентів
апаратного забезпечення.
Для досягнення мети поставлені такі завдання:
 аналіз принципів, методів і засобів тестування ПК, їх особливостей та
складових;
 проведення огляду наявних рішень та обґрунтування вибору схеми
реалізації;
 розробка структурної схеми пристрою тестування;
 розробка функціональної схеми пристрою.
Практичне застосування даної роботи буде полягати в тому, що
розроблений пристрій може бути використаний як сервісними центрами, так і
системними адміністраторами, техніками з ремонту чи обізнаними користувачами
для швидкого визначення несправностей персонального комп’ютера.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 5
1 ПАТЕНТНИЙ ПОШУК ТА ОГЛЯД НАЯВНИХ РІШЕНЬ
1.1 Засоби і методи діагностики ПК
Для вибору методу діагностики та визначення первинних і вторинних
симптомів відмови необхідно вміти класифікувати несправність, тому що
первинний відмову часто викликає цілий спектр відмов вторинних, що є
наслідком первинного і затінюють причину несправності.
Запропонована класифікація охоплює помилки і відмови, викликані
електронними вузлами системної плати, як найбільш складної частини РС, і може
бути поширена на весь IBM PC.
З позиції апаратних і програмних засобів, які використовуються в РС,
несправності поділяються на апаратні, програмні та апаратно-програмні.
Апаратні несправності, тобто несправності апаратних засобів, у свою чергу,
поділяються на випадкові, м'які і жорсткі помилки.
До випадкових помилок відносять:
1) плаваючі помилки;
2) кориговані відмови;
3) некоректовані відмови.
Потенційно, будь-яка несправність, пов'язана з випадковими помилками,
може призвести до жорсткої помилки. Випадкова помилка, що набула фактору
стабільності і робить неможливою подальшу експлуатацію системи
класифікується як жорстка, не коригується і потребує аналізу і діагностики
несправності ПК. Нерідко, після корекції умов експлуатації ПК (температурно-
кліматичні, вібраційні тощо), такі помилки зникають, але, після закінчення
деякого часу, з'являються знову. Таким чином, це - не метод усунення помилок, і
завдання інженера або техніка з ТО - навпаки, посилити умови експлуатації ПК на
час діагностики, з метою виявлення помилки та виділення відмовив вузла.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 6
Найбільш неприємні відмови, пов'язані з факторами нестабільності і
невизначеності - плаваючі помилки [1-3]. Їх поява часто пов'язано:
1) з наявністю потужних джерел електромагнітного випромінювання, таких
як:
 Зварювальне обладнання;
 Силові контактори;
 Щіткові електродвигуни;
 Дугові прилади;
 Мікрохвильові медичне обладнання;
 Рекламна світлотехнічна апаратура тощо.
2) з пошкодженням чи погіршенням параметрів контурів захисного
заземлення. «Схемна земля» (або «логічна земля»), об'єднує з загальним проводом
кілька ПЕОМ, і якщо їх нульові потенціали сильно відрізняються, то це
призводить до помітної різниці потенціалів між ними і паразитних струмів в
контурі: схемна земля - захисне заземлення;
3) з наявністю джерел механічних коливань, кінематичних переміщень, що,
крім небезпечних для НЖМД прискорень, може бути причиною порушень
електричних з'єднань в роз'ємах живлення, слотах розширення, панельках для
установки ІМС (Chip Sockets) тощо;
4) з запиленістю приміщень, наявністю агресивного зовнішнього
середовища, що викликає забруднення і окислення контактів роз'ємних з'єднань;
5) з розношеним або забрудненістю мережевих розеток і вилок підключення
ПК до мережі первинного живлення;
6) з перепадами температур, які завжди негативно впливають на всі
компоненти ПЕОМ;
7) поява несправностей часто виникає після закінчення профілактики або
модернізації системи. Причина подібних несправностей може полягати в
неправильному, неуважному або непрофесійному виконанні цих робіт.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 7
До м'яких помилок (Minor Errors) відносяться помилки, які усуваються
апаратно, апаратно-програмно або програмно, самим ПК без втручання оператора
[2, 4]. Наприклад:
1) помилки інформації в DRAM, кориговані за кодом Хеммінга;
2) помилки читання секторів диска, що виправляються кодами ECC (Errors
Checking and Correcting Code), що виправляють помилки, або повторним
зчитуванням збійного сектора;
3) помилки передачі даних по каналах зв'язку, що виправляються при
повторних сеансах передачі тощо.
До жорстких помилок (Major Errors) відносяться помилки обладнання, що
призводять до сталої відмови з втратою всіх або деяких функцій ПК, усунення
яких є завданням фахівців з ТО і СТО.
1. До апаратних несправностей, тобто несправностей апаратних засобів,
належать, наприклад, такі:
1) несправності енергопостачання в РС;
2) відмови компонент локальної шини;
3) відмови буферів шин каналів адреси і даних;
4) відмови вузлів підсистеми DRAM і кеш-пам'яті;
5) відмови карт розширення підсистем вводу-виводу;
6) відмови компонент вузлів обрамлення CPU;
7) відмови вузлів підсистеми ROM BIOS;
8) відмови компонент клавіатури;
9) відмови вузлів та елементів аудіо-системи;
10) відмови вузлів розширення підсистем, розташованих на системній платі.
2. До програмних помилок належать:
1) помилки, пов'язані із завантаженням операційної системи;
2) помилки прогону користувальницьких програмних засобів;
3) помилки, спричинені вірусного зараження пам'яті комп'ютера.
3. До апаратно-програмним помилок належать:
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 8
1) втрата або спотворення інформації в ROM BIOS, що призводять до
порушень функцій обслуговування засобів введення-виведення;
2) втрата або спотворення інформації в CMOS-пам'яті, що призводять до
перекручувань інформації про поточну апаратної конфігурації ПК;
3) втрата або спотворення інформації в регістрах портів підсистем вводу-
виводу, що призводять до порушень інтерфейсу введення-виведення;
4) некоректна установка засобів конфігурації системи, що приводить до
втрати обслуговування чи розпізнавання компонент РС (не той тип дисководу,
монітора, клавіатури, FPU тощо.)
Ремонт ПЕОМ, в загальному випадку, полягає [1, 5]:
1) в аналізі симптомів відмови;
2) у попередньому тестуванні;
3) у скороченні апаратної і програмної конфігурації ПК для виділення
відмов пристроїв;
4) в поглибленій діагностиці несправного пристрою, для локалізації місця
виникнення несправності, до вузла або компонента схеми;
5) у заміні відмовного вузла, компоненти, або відновлення працездатності
схеми усуненням дефекту в монтажі, роз'ємному з'єднанні.
Таким чином, ремонт більш ніж на 9/10 складається з діагностики ПК і
складається з п'яти етапів:
1) аналіз ситуації відмови;
2) тестування;
3) ремонт;
4) тестування після ремонту;
5) відновлення робочої конфігурації і перевірка функціонування.
При виконанні роботи з діагностики несправностей рекомендується:
1) детально документувати роботу;
2) передбачити одну зі схожих за симптомами несправність (ідентифікувати
несправність);
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 9
3) виділити несправність приладу (інтерпретувати вид помилки);
4) скористатися, якщо можливо, еталонною таблицею станів ПК;
5) виділити несправну компоненту у пристрої;
6) якщо симптомів кілька, - класифікувати їх на первинні і вторинні
(залежні від первинних).
На етапі аналізу ситуації слід:
1. проаналізувати, в якому режимі роботи ПК, при виконанні якої програми
і в якому місці програми відбулася відмова;
2. зафіксувати симптоми несправності:
1) стан індикаторів РС,
2) повідомлення програми (диспетчера, ОС, оболонок),
3) звукові сигнали, штатні та позаштатні;
3. спробувати перезапустити програму;
4. перезавантажити систему ("теплий" рестарт, або "холодний" старт);
5. уважно переглянути, як проходять рестарт, POST-контроль;
6. перевірити параметри ПК в CMOS-пам'яті, за допомогою процедур
SETUP;
7. вимкнути живлення, перевірити якість з'єднань кабелів інтерфейсів,
підключення живлення, температурний режим всіх ІМС, ступінь забрудненості
плат;
8. якщо POST-програма не виконується, перейти до локалізації компоненти,
використовуючи відео-або аудіо-коди, що повідомляються POST-програмою;
9. якщо POST-програма виконується, - перейти до тестової діагностики ПК;
Ефективний пошук несправностей в устаткуванні вимагає дедуктивного
методу міркувань для виділення головної проблеми [4, 6].
Проводячи аналіз ситуації, потрібно постаратися зрозуміти:
1) причину несправності і її тип;
2) зв'язати причину несправності з первинними компонентами ПК, викликає
подібний тип несправностей;
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 10
3) провести аналіз роботи виділеного вузла, використовуючи його
функціональну схему;
4) припустити ймовірний джерело помилки;
5) записати розташування карт контролерів у слотах, схему підключення
кабелів, положення перемичок і перемикачів на контролерах, картах розширення і
системної плати;
6) перевірити, чи проблема несправність після:
Встановлення іншого контролера в слот розширення (реконфігурація ПК);
Підключення до контролера додаткового периферійного пристрою;
Переустановлення конфігурації периферійних пристроїв на контролерах,
периферійних пристроях, системної платі.
Якщо помилка виникла внаслідок реконфігурації ПК, то слід перевірити
правомірність проведених підключень і переустановлень, користуючись
керівництвом користувача (User Manual) контролера, периферійного пристрою,
системної плати.
При можливості, корисно порівняти установки і підключення таких же
пристроїв на інший, аналогічний ПК.
Якщо все було підключено вірно, - повернути ПК у вихідний стан:
вимкнути тільки що встановлений пристрій і/або контролер і знову перевірити
працездатність НД
Якщо помилка залишилася, значить, компонента визначена невірно, і треба
повторити аналіз по пунктах 1) - 4).
Якщо помилку усунуто, слід по-черзі заміняти елементи вузла на свідомо
справні в наступному порядку:
- периферійне устаткування, що відноситься до виділеної підсистемі
(дискова, VIDEO, комунікації, маніпулятори), звертаючи увагу на їх
конфігурування;
- кабельні з'єднання (не сплутати підключення шлейфів: виділена кольором
жила плоского шлейфу підключається до першого контакту роз'єму);
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 11
- контролер, звертаючи увагу на встановлену конфігурацію відповідно до
типу, обсягу буферної пам'яті і т. д. принтера, маніпулятора, дисководу тощо.
Якщо помилка залишилася, значить, справа не в апаратній, а в програмній
конфігурації:
- драйвер не відповідає даному конкретному пристрою;
- конфлікт драйверів;
- конфлікт запитів переривань;
- перетин областей векторів переривань в DRAM
і слід ретельно перевіряти програмну конфігурацію ПК при введенні нового
обладнання. При виявленні невідповідності - відкоригувати програмну
конфігурацію ПК.
На етапі тестування потрібно виконати [3, 7]:
1. запуск тест-програми, найбільш підходящою за складом і можливостям,
до виділеного пристрою або компоненті АПС;
2. уточнити місце виникнення первинної несправності;
3. для визначення характеру первинної помилки, провести поглиблену
діагностику виділеної компоненти, підсистеми, пристрої;
4. розібратися в логікі роботи несправного вузла;
5. підготувати програмний матеріал для поглибленої, детальної перевірки
несправного вузла:
1) підібрати програму поглибленого тестування;
2) виділити необхідний фрагмент програми для його тестування;
3) написати приклад програми, що виділяє дану несправність (можна
використовувати налагоджувальну програму DEBUGGER, що дозволяє
програмувати на мові Асемблер) і перевіряти його проходження, трасування
тощо);
6. виключити з роботи з діагностики всі пристрої, вузли, компоненти, що не
беруть участі в роботі тестового вузла;
7. запустити підготовлену програму, або приклад роботи даного вузла;
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 12
8. перевіряти роботу вузла по компонентах, використовуючи необхідну
контрольно-вимірювальну апаратуру (логічний пробник, тестер, осцилограф,
логічний аналізатор);
9. виділити несправну компоненту вузла;
10. визначити причину виникнення несправності;
11. прийняти рішення за способом усунення несправності:
1) заміна ІМС;
2) відновлення контакту;
3) відновлення схеми з'єднань тощо.
1.2 Принципи тестування ПК за допомогою Post Card
Після подачі живлення на материнську (системну) плату, якщо справні такі
основні вузли плати, як генератор тактових частот, системна шина, шина
адреси/даних, правильно сформована вся базова напруга, центральний процесор
починає виконання BIOS. Основна мета стартового блоку BIOS – це ініціалізація
необхідних регістрів чіпсета, визначення типу і розміру пам'яті, пошук і
ініціалізація відео підсистеми, послідовних і паралельних портів введення-виводу,
накопичувачів на гнучких і жорстких магнітних дисках, пошук додаткового
устаткування, встановленого на системну плату. Цей процес складається з
приблизно ста проміжних етапів [5, 8].
Робота POST-контролера заснована на тому факті, що стартовий блок BIOS
фірм виробників American Megatrends (AMIBIOS), Award Software, Phoenix
Technologies, Insyde Software і деяких інших, запрограмований в мікросхемах
ROM або Flash ROM, встановлених на переважній більшості сучасних системних
плат, має вбудовані процедури діагностики несправностей. Починаючи з систем
на базі процесора 8086, виробниками чипсетів був виділений так званий
Manufacturing Test Port в просторі портів (найчастіше, це 80h), куди BIOS може
виводити діагностичні повідомлення не порушуючи працездатності яких-небудь
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 13
пристроїв. На початку виконання кожній з процедур ініціалізації, в цей порт BIOS
виводить код, що однозначно визначає призначення процедури ініціалізації і
відповідно пристрій, який буде ініціалізовано. У разі успіху BIOS починає
ініціалізацію наступного пристрою і записує в діагностичний порт наступний код
і т.д. У випадку якщо пристрій ініціалізувати не вдається, ініціалізація подальших
пристроїв не проводиться, і BIOS або зупиняє своє виконання, або намагається
ініціалізувати пристрій знову. У будь-якому випадку POST відображає код
останнього пристрою, що ініціалізував, і по таблиці код потрібно визначити який
з пристроїв імовірно дав збій.
Деякі значення діагностичного порту дублюються у вигляді звукових
сигналів. Часто за допомогою звукових сигналів неможливо визначити
несправність. Зокрема унаслідок того, що такі сигналів завжди значно менше, ніж
діагностичних код. Наявність POST-контролера дозволяє детальніше вивчити
проблему і зробити правильний вивід при діагностиці комп'ютерної системи.
Послідовність тестування компонентів комп'ютера
1. Тестування процесора.
2. Перевірка контрольної суми ROM BIOS.
3. Перевірка і ініціалізація контролерів DMA, IRQ і таймера 8254. Після цієї
стадії стає доступною звукова діагностика.
4. Перевірка операцій регенерації пам'яті.
5. Тестування перших 64 КБ пам'яті.
6. Завантаження векторів переривань.
7. Ініціалізація відео-контролера. Після цього етапу діагностичні
повідомлення виводяться на екран.
8. Тестування повного об'єму оперативної пам'яті.
9. Тестування клавіатури.
10. Тестування CMOS пам'яті.
11. Ініціалізація COM і LPT портів.
12. Ініціалізація і тест контролера FDD.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 14
13. Ініціалізація і тест контролера HDD.
14. Пошук додаткових модулів ROM BIOS і їх ініціалізація.
15. Виклик завантажувача операційної системи (INT 19h, Bootstrap), при
неможливості завантаження операційної системи — спроба запуску ROM BASIC
(INT 18h); при невдачі — зупинка системи (HALT).
POST-карти. Яку POST-карту краще вибрати для тестування – питання, яке
породжує достатньо багато суперечок. Причина того проста - потрібно
обов'язково враховувати для яких цілей і кому передбачається користуватися
даним інструментом. Не варто так само забувати, що POST-карта встановлюється
в непрацездатні материнські плати, і внаслідок цього, буває, і сама POST-карта
виходить з ладу. Тому, тим, хто не може собі дозволити палити дорогу POST-
карту в материнських платах, що тільки що поступили на ремонт, рекомендується
придбати дешеву карту POST для первинної діагностики.
ISA POST-карта. Не дивлячись на те, що шина ISA вже фактично не
використовується, її ще можна зустріти на материнських платах старого
покоління. Хочеться відзначити, що виготовлення POST-карт для шини PCI на
порядок складніше із-за високої тактової частоти шини PCI - 33 Мгц, а також
складнішого протоколу обміну.
PCI POST-карта. Як вже було відмічено вище, розробка POST-карти для PCI
– це достатньо трудомісткий процес. Найчастіше, пристрій реалізується за
допомогою високошвидкісних програмованих логічних інтегральних схем, а
результати виводяться на семи-сегментні індикатори. Не так давно на ринку
з'явилася вдосконалена PCI POST CARD (BM9222 виробництва московської
компанії Майстер Кіт) оснащена рідкокристалічним дисплеєм в два рядки по
шістнадцять символів, натомість двом семи-сегментним індикаторам. Окрім
самого POST коди вона так само виводить версію BIOS і опис коду помилки на
двох мовах – українській і англійській. Такий варіант реалізації здається мені
найбільш прийнятним, оскільки навіть маючи вже на руках post-код помилки,
аналіз цього коду все ще залишається істотною проблемою. Адже таблиці POST
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 15
кодів різні для різних виробників BIOS і, у зв'язку з появою нових тестованих
пристроїв і чипсетів, декілька відрізняються навіть для різних версій одного і того
ж виробника BIOS. Тому, діагностика материнських плат за допомогою POST
карти завжди вимагає досвіду [9].
LPT POST-карта і MINI PCI POST-карта. Для роботи з ноутбуками (що
мають зовнішній роз'єм LPT) - використовується LPT POST-карта. Пристрій
досить просто у виконання і має в своєму складі роз'єм USB для підключення
живлення. Але така карта може працювати не зі всіма ноутбуками, оскільки
адреси діагностичного порту можуть бути різні (80h/81h, 84h/85h, 378h, 1080h). В
цьому випадку краще використовувати Mini PCI POST-карту. Досвід показує, що
такі карти фактично не дають збою.
Опис і структурна схема POST-карти. Розглянемо докладніше POST-карту
для PCI. На структурній схемі (рисунок 1.1) представленою нижче, зображені
основні блоки як самого пристрою POST CARD, так і блоки ПК, з якими
взаємодіє пристрій.
У блоці POST-карти виділено два основні блоки пристрою. Основні
функції:
 синхронізація з PCI шиною, отримання даних (POST код в
шістнадцятиричному вигляді);
 дешифрування коду для відображення на семи-сегментних індикаторах і
передача їх блоку індикації - виконує ПЛІС.
За таким принципом побудована більшість PCI POST CARD і вітчизняних, і
зарубіжних виробників. Як вже було відмічено раніше, такий варіант реалізації
POST CARD, що відображає лише коди, виправданий тільки з економічної точки
зору.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 16
Рисунок 1.1 – Структурна схема. Взаємодія POST-карти і ПК
З боку користувача набагато зручніше було б виводити діагностичні
повідомлення в текстовому форматі. В цьому випадку схема ускладнюється
додатковою мікросхемою пам'яті, в якій зашиті таблиці POST-кодів і ЖК
індикатором [2, 4, 6].
1.3 Огляд наявних рішень
1.3.1 POST Card для шини ISA
Схема POST Card для шини ISA представлена на рисунку 1.2. На
мікросхемах DD2, DD3, DD4 виконаний дешифратор адреси пристрою виводу з
фіксованою адресою 080h, що найчастіше використовується для видачі POST
кодів. Коди, що поступають з шини даних SD0-SD7 зі значеннями POST кодів
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 17
записуються у восьми-розрядному регістрі DD1 по стробуючому імпульсу з
виходу DD2. Історично так склалося, що значення POST кодів у відповідних
таблицях виробників BIOS даються у вигляді шістнадцяткових чисел в діапазоні
00h-FFh (0-255 в десятковій системі числення), тому для зручності використання
таких таблиць необхідно забезпечити відображення POST кодів в
шістнадцятиричному вигляді. У зв'язку з недоступністю стандартних одно-двох-
розрядних мікросхем для перетворення повного чотири-розрядного двійкового
коду в семи-сегментний і широкою поширеністю програматорів УФ РПЗП як
дешифраторів в даній конструкції було вирішено застосувати програмовані ПЗП з
ультрафіолетовим стиранням DD6,DD7 типу К573РФ5 (К573РФ2), правда, з
великою надмірністю: з 2048 комірок кожної з мікросхем використовуються
тільки 32, проте це окупається простотою повторення конструкції. Обидві ІС
DD6, DD7 містять однакову прошивку, приведену в таблиці 1.1, вміст решти
комірок не має значення [9-11].
Таблиця 1.1 – Таблиця програмування ІС DD6 і DD7
Адреса (Нех) Дані ( Нех )
#0000 #C0, #F9, #A4, #B0, #99, #92, #82, #F8
#0008 #80, #90, #88, #83, #C6, #A1, #86, #8E
#0010 #E2, #E2, #E2, #E2, #E2, #E2, #E2, #E2
#0018 #E2, #E2, #E2, #E2, #E2, #E2, #E2, #E2
Зафіксований в регістрі DD1 POST код для дешифрування ділиться на дві
половини: молодшу і старшу. Кожна з половин поступає на відповідний нею
перетворювач коду: молодша половина на DD6, старша, - на DD7, і, потім, через
буферні підсилювачі DD8, DD9 і струмообмежувальні резистори R3-R18 на
відповідні семи-сегментні індикатори із загальним анодом HL1, HL2. При
виготовленні пристрою слід звернути увагу на правильний порядок розташування
семи-сегментних індикаторів: справа повинен бути HL2 - старша половина POST
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 18
коду, зліва HL1 - молодша половина. У разі повної несправності материнської
плати зі встановленим процесором може опинитися, що ніякі POST коди такою
системою не виробляються, а на індикаторі POST Card відображається випадкове
сміття, яке запишеться в регістрі DD1 при кожному включенні живлення. Для
запобігання такій ситуації служить регістр DD5, який встановлюється в стан
логічною 1 під час вступу на його вхід S інвертованого сигналу RESET . При
цьому високий логічний рівень з виходу Q DD5, що подається на входи A4 DD6,
DD7, відповідно до їх прошивки, приводить до відображення на індикаторах
POST код спеціального символу:
Строб-запис першого POST коду в регістр DD1, що надходить також на вхід
С DD5, обнуляє DD5, і DD6, DD7 вертаються в режим перетворення POST коду,
який зберігається в DD1. Крім того, для додаткового візуального контролю сигнал
шини ISA RESET напряму, без запису в регістр DD5, подається на виводи точок
семи-сегментних індикаторів HL1, HL2, по спалаху яких можна судити про
наявність в системі сигналу RESET. Найпростіший спосіб згенерувати довгий
сигнал RESET - натиснути і тримати кнопку RESET комп’ютера, при цьому
можна спостерігати світіння точок індикаторів HL1, HL2. В конструкції можна
використати мікросхеми DD1 типу SN74LS374, DD2 - SN74LS30, DD3,DD4 -
SN74LS02N, DD5 - SN74LS74, DD6, DD7 - I27C16, DD8, DD9 - 74LS244.
В якості HL1, HL2 можна застосувати АЛС324Б, або інші світлодіодні
індикатори з загальним анодом. Після збірки POST Card необхідно протестувати.
Для цього можна використати будь-яку програму, яка дозволяє заносити в
пристрій виводу за адресою 080h довільні значення в діапазоні 00h-FFh, при
цьому необхідно впевнитись у відповідності показів індикатора POST Card даним,
які виводяться в порт 080h. Наприклад, для того, щоб відобразити число A5h на
індикаторі POST Card, що працює за адресою 080h, на Turbo Pascal можна
використати оператор: port[$80]:=$A5.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 19
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 20
Рисунок 1.2 – Схема функціональна POST Card для шини ISA
1.3.2 Тестова плата POWER PCI-2
Нова PC POWER PCI-2 - повнофункціональний програмно - апаратний
комплекс, призначений для тестування і ремонту комп’ютерів на базі процесорів
Intel: 386, 486, Pentium III/IV; AMD: Athlon, та їх аналогів. Тестер є платою
розширення комп’ютера, що встановлюється в 33МГц, 32-х розрядний PCI слот.
Комплекс дозволяє виконувати ряд діагностичних тестів, що запускаються
зі встановленого на платі ПЗП, орієнтованих на виявлення системних помилок і
конфліктів устаткування [5, 12-13].
Окрім тестів в програму, що управляє, входять інтерактивні утиліти, в числі
яких: редагування 4 Гб пам’яті, конфігураційних просторів пристроїв шини PCI,
робота з портами введення-висновку, читання і редагування MSR (MODEL-
SPECIFIC REGISTERS) процесора, редагування значень осередків CMOS пам’яті
з коректуванням контрольних сум.
PC POWER PCI-2 має вбудований USB інтерфейс, призначений для
передачі на другий комп’ютер результатів тестування, що дозволить
використовувати тестер при несправному моніторі або відеоадаптері. Інформація
в цьому випадку відображається і аналізується за допомогою спеціалізованого
додатку, що входить в комплект постачання.
У платі реалізована можливість оновлення програми, що управляє, з
використанням інтерфейсу USB. За відсутності другого комп’ютера результати
тестування можна спостерігати на цифровому індикаторі і світлодіодах (PASS,
FAIL,SKIP). На платі є контроль напруги живлення і основних системних
сигналів шини PCI (CLK,RST).
Наявність вбудованого USB інтерфейсу використовується для перевірки
справності USB портів тестованого комп’ютера (порт комп’ютера, що в цьому
випадку перевіряється, з’єднується кабелем, що додається, з USB портом на платі
тестера).
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 21
Перехоплення управління і запуск програми тестера, що управляє, можливе
в 3 режимах:
 перехоплення управління коду BIOS (Forsed Start Mode) 1;
 на етапі ROM SCAN в процесі виконання POST;
 за допомогою перехоплення INT 19h по завершенню POST.
Це дозволяє виконувати пошук несправностей на різних етапах ініціалізації
системи: на самій першій стадії завантаження комп’ютера, в процесі ініціалізації
програми BIOS (до появи РОST кодів) і після неї, але перед завантаженням
операційної системи за допомогою запуску вбудованого коду програми тестера
“PC POWER PCI-2″, що управляє, на центральному процесорі (CPU).
В можливості тестера входить здатність перехоплювати запуск програми
BIOS (Forced Start Mode) і виконання власного тестування і ініціалізації системи,
що дозволить визначити причину несправності при пошкодженому коді BIOS 2.
В програму, що управляє, включені наступні можливості:
 можливість оновлення коду тестера, що управляє, із застосуванням USB
процесора, встановленого на платі;
 відображення POST кодів (можливий вибір порту декодування, з 3-х
доступних значень) і станів основних ліній живлення материнської плати,
обчислення поточної частоти PCI шини;
 режими запуску програми PC POWER PCI-2, що управляє, - для
тестування комп’ютера на різних етапах ініціалізації;
 відображення POST кодів (можливий вибір порту декодування, з 3-х
доступних значень) і станів основних ліній PCI і ліній живлення материнської
плати, апаратне обчислення поточної частоти PCI шини.
Програмне забезпечення PC POWER PCI-2 включає наступний можливості:
тестування основних елементів і вузлів материнської плати на найнижчому
рівні за допомогою спеціальних розроблених алгоритмів;
тестування зовнішніх портів із застосуванням спеціалізованих заглушок
(COM, LPT, USB…);
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 22
отримання повної інформації про всі елементи комп’ютера, як визначеною в
процесі виконання тестів, так і закладеною виробниками елементів;
великий набір вбудованих утиліт:
- перегляд і редагування пам’яті комп’ютера;
- перегляд і редагування CMOS пам’яті;
- робота з портами введення-висновку;
- перегляд і редагування MSR регістрів процесора;
- отримання інформації про пристрої шини PCI;
- перегляд і редагування простору конфігурації пристроїв шини PCI;
- копіювання вінчестерів в режимі UDMA (режим визначається
вінчестером);
- читання параметрів підключених до комп’ютера USB пристроїв;
- переглядання DMI інформації.
1.3.3 Діагностична плата POST Card PCI
POST Card PCI застосовується для діагностики несправностей при ремонті і
модернізації комп'ютерів типу IBM РС (або сумісних з ним) [2, 4, 14].
POST Card PCI є платою розширення комп'ютера, яка може бути
встановлена в будь-який вільний слот (33 МГц) PCI і призначена для
відображення POST кодів, що генеруються BIOS комп'ютера, в зручному для
користувача вигляді.
Завдяки застосуванню ПЛІС фірми Altera стало можливим створення
простого і доступного для повторення пристрою з можливістю малосерійного
виробництва.
Технічні характеристики:
 Напруга живлення: +5 В.
 Струм споживання, не більш: 200 мА.
 Частота шини PCI: 33 МГц.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 23
 Адреса діагностичного порту: 0080h.
 Індикація POST коду: у шістнадцятиричному вигляді, один байт.
 Індикація сигналів PCI шини: RST (ліва точка індикатора), CLK (права
точка індикатора).
 Індикатори наявності напруги живлення PCI шини: +5 В; +12 В; -12 В;
+3,3 В.
 Сумісність з материнськими платами чипсетах: Intel, VIA, SIS.
Оскільки робоча частота шини PCI відносно висока (33 МГц), то реалізація
подібного пристрою на дискретних мікросхемах стандартної логіки
проблематична, тому як основа пристрою була вибрана ПЛІС фірми Altera
EPM3064ALC44-10, така, що має достатню швидкодію і що в той же час
випускається в корпусі PLCC44, що при застосуванні відповідного гнізда із
стандартним кроком виводів 2,5 мм дає можливість зменшити помилки при
виготовленні та змінити основний вузол, якщо він вийшов з ладу.
EPM3064ALC44-10 є програмованою логічною інтегральною схемою
(ПЛІС), що містить 1250 логічних вентилів, яка може бути запрограмована під
потреби розробника при допомозі ПО фірми Altera Quartus II прямо у
виготовленому пристрої через спеціальний роз'єм JTAG. Для програмування
використовується спеціальний кабель ByteBlasterMV, що підключається до USB
порту будь-якого комп'ютера. Схема кабелю вільно розповсюджується фірмою
Altera.
Пам'ять ПЛІС виготовлена по EEPROM технології і дозволяє проводити до
100 циклів запису/стирання.
Сам принцип роботи POST-карти можна описати наступним чином. При
кожному включенні живлення комп'ютера, сумісного з IBM РС, і до початку
завантаження операційної системи процесор комп'ютера виконує процедуру BIOS
під назвою «Самотестування при увімкненні живлення» - POST (Power On Self
Test). Ця ж процедура виконується також при натисненні на кнопку RESET або
при програмному перезавантаженні комп'ютера. Сигнали від шини РСІ цифрова
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 24
частина пристрою отримує безпосередньо, тому як логічні рівні узгоджено із
ПЛІС. Коди сигналів обробляються та з ПЛІС виводяться в послідовному вигляді
та фіксуються в регістрах.
Основною метою процедури POST є перевірка базових функцій і підсистем
комп'ютера (таких як пам'ять, процесор, материнська плата, відео-контролер,
клавіатура, гнучкий і жорсткий диски тощо) перед завантаженням операційної
системи. Це в деякій мірі застраховує користувача від спроби працювати на
несправній системі, що могло б привести, наприклад, до руйнування призначених
для користувача даних на HDD. Перед початком кожного з тестів процедура
POST генерує так званий код POST, який виводиться за певною адресою в
просторі адрес пристроїв введення/виводу комп'ютера. У разі виявлення
несправності в тестованому пристрої процедура POST просто зупиняється, а
заздалегідь виведений код POST однозначно визначає, на якому з тестів відбулася
зупинка. Таким чином, глибина і точність діагностики за допомогою POST код
повністю визначається точністю тестів відповідної процедури POST BIOS
комп'ютера.
Слід зазначити, що таблиці POST код різні для різних виробників BIOS і, у
зв'язку з появою нових тестованих пристроїв і чипсетів, декілька відрізняються
навіть для різних версій одного і того ж виробника BIOS. Таблиці POST код
можна знайти на відповідних сайтах виробників BIOS [8].
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 25
2 ОБҐРУНТУВАННЯ ТЕХНІЧНОГО ЗАВДАННЯ
В даний час маємо наскільки стрімке поширення персональних
комп’ютерів, що уявити час, який може іти на їх ремонт досить складно. Дану
процедуру можна спростити за рахунок застосування діагностичних плат, які
підключаються до ПК через певний роз’єм.
Найбільш поширені на даний час плати для тестування підключається до
ПК через порт PCI. Таке підключення дає змогу отримати всі тестові сигналі
POST безпосередньо з материнської плати [3, 14].
Для вирішення завдань, пов'язаних з обробкою та індикацією сигналів
POST, використовуються пристрої, виконані на основі мікроконтролерів або
звичайної логіки. Подібні пристрої легко програмуються, споживають мало
енергії і легко включаються в схему.
Попит на пристрої, що володіють скороченим проектно-технологічним
циклом, прискореним макетуванням і реконфігуруванням, зручністю
програмування (прямо на платі) і низькими витратами при реалізації, розширює
сфери застосування інших цифрових БІС, зокрема програмованих логічних
інтегральних схем (ПЛІС). Подібні ІС володіють великим числом виводів,
логічними рівнями входів і виходів, що настроюються, і здатні замінити декілька
мікросхем, включаючи мікроконтролер, регістри портів, інтерфейс тощо Облік
архітектурних особливостей і у ряді випадків переваг ПЛІС перед
мікропроцесорами, дозволяє виконувати на основі ПЛІС конкурентоздатні
вироби [15, 16].
Виробники пропонують різноманітні ПЛІС: програмовані прості, матричні і
складні логічні пристрої (SPLD, PAL, CPLD); програмовані користувачем базові
матричні мікросхеми (FPGA). ПЛІС типу CPLD є комплексні програмовані
логічні пристрої, незалежні і з деяким обмеженням допустимого числа
перезапису. Такі ПЛІС характеризуються високим співвідношенням кількості
логічних елементів до кількості регістрів і відрізняються гнучким ресурсом
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 26
трасування. Головні достоїнства CPLD - знижене енергоспоживання і спрощені
режими збереження інформації.
Найбільш поширені ПЛІС типу FPGA є матрицю програмованої логіки, між
рядками і стовпцями якої є програмовані з'єднання. Високо-інтегровані кристали
FPGA містять, окрім матриць, вбудовану пам'ять, приймачі і мікропроцесори, які
можна підключати за допомогою програмованих з'єднань усередині кристала, без
обмеження числа циклів перепрограмування.
ПЛІС типу CPLD і FPGA володіють специфічними характеристиками і
поєднанням таких параметрів, як швидкодія, енергоспоживання, рівень інтеграції
і вартість. Така різноманітність - одна з найскладніших проблем, з якими
доводиться стикатися розробникові електронних пристроїв.
Слід зазначити, що при виборі конкретного типу, серії і сімейства ПЛІС
розробники зазвичай керуються складністю, вираженою в кількості логічних
елементів, а також доступністю засобів розробки. Ціна ПЛІС пропорційна її
логічній «ємкості», тому для реалізації пристрою, що розробляється, необхідно
підбирати ПЛІС з оптимальною кількістю логічних елементів. Цілком можливо
використовувати недорогі ПЛІС, оскільки за рахунок швидкої повторюваності
простих операцій можна виконувати повільні застосування при малих апаратних
витратах. Крім того, слід враховувати, що ступінь інтеграції ПЛІС досягла рівня,
при якому на розмір кристала практично не впливає загальна кількість вентилів.
Проте для крупних проектів, що створюються з нуля, час повної верифікації
традиційними способами може опинитися неприйнятно великим, що вимушує
користуватися функціональними блоками, розробленими сторонніми фірмами.
Широта вибору таких функціональних блоків і можливість обліку їх параметрів
як єдиного цілого при моделюванні пристрою, що розробляється, є істотним
критерієм при виборі конкретною ПЛІС для реалізації складних проектів [17].
Проаналізувавши всі переваги використання ПЛІС для проектування
пристрою керування асинхронним двигуном, можна зупинити вибір на кристалах
типу CPLD фірми Altera сімейства MAX 7000. Для систем невисокої складності
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 27
достатньо потужності та логічної ємності мікросхеми EPM7064SLC44-10 з
параметрами:
кількість логічних вентилів – 1250;
кількість виводів користувача – 36;
кількість виводів мікросхеми – 44;
напруга живлення – +5 В.
Згідно з заданим технічним завданням пристрій для тестування ПК на ПЛІС
повинен мати наступні характеристики:
Технічні характеристики:
1) керуючий вузол: ПЛІС;
2) напруга живлення: +5 В (+3,3 В);
3) струм споживання, не більш: 200 мА;
4) частота шини PCI: 33 Мгц;
5) адреса діагностичного порту: 0080h;
6) індикація POST коду: у шістнадцятковому вигляді;
7) індикатори наявності напруги живлення шини PCI;
8) підтримка виробників BIOS: AWARD, AMI.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 28
3 РОЗРОБКА СТРУКТУРНОЇ СХЕМИ
В технічному завданні визначено, що діагностична плата повинна
забезпечити відображення та дешифрування POST кодів материнської плати ПК.
В попередніх розділах було проаналізовано аналоги розроблюваного пристрою як
серійного так і радіоаматорського виробництва. Всі вони мають в своєму складі
як основну логічну одиницю – програмовану логічну інтегральну схему, як
надійне та просте технічне рішення покладеного завдання.
Технічно ПЛІС типу CPLD дозволяють реалізувати досить складні цифрові
логічні пристрої, але в даному випадку нам необхідно використати вбудоване
ядро PCI 32 версії 2.2, яке можна реалізувати за допомогою IP Core Generator в
САПР Quartus II.
Враховуючи всі переваги і недоліки описаних в попередніх розділах схем
пристроїв для тестування ПК, а також вимоги до функціональності проектованого
пристрою, його структурну схему можна представити у вигляді, показаному на
рисунку 3.1.
Рисунок 3.1 – Структурна схема пристрою для тестування ПК
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 29
Призначення вузлів пристрою:
Генератор тактової частоти має на меті забезпечити синхронізацію роботи
ПЛІС. В даному проекті роль цього генератора виконує материнська плата.
Ядро програми для роботи ПЛІС повинно забезпечувати технологію
Plug&Play та відповідати специфікаціям PCI 2.1 чи PCI 2.2.
Дешифратор кодів процедури POST призначений для дешифрування
двійкових кодів в коди шістнадцяткові з подальшою передачею їх на семи-
сегментні індикатори.
Схема індикації являє собою двох знаковий семи-сегментний індикатор та
набір світло діодів для контролю живлячих ланцюгів. Саме на індикаторі будуть
відображатися POST-коди, які будуть сигналізувати про конкретну помилку.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 30
4 РОЗРОБКА ФУНКЦІОНАЛЬНОЇ СХЕМИ ДЛЯ ПЛІС
4.1 Визначення специфікації шини PCI
PCI (Peripheral Component Interconnect bus) - шина для під'єднування
периферійних пристроїв. Стала масово застосовуватися для Pentium-систем, але
використовується і з 486 процесорами. Частота шини від 20 до 33 Мгц,
теоретично максимальна швидкість 132/264 Мбайт/с для 32/64 біт. У сучасних
материнських платах частота на шині PCI задається як 1/2 вхідної частоти
процесора, тобто при частоті 66 MHz на PCI буде 33 MHz, при 75 MHz - 37.5
MHz.
Має версії з живленням 5 В, 3.3 В і універсальну (з перемиканням ліній
+VI/O з 5 В на 3.3 В). Ключами є пропущені ряди контактів 12, 13 і 50, 51. Для
слота з живленням 5 В ключ розташований на місці контактів 50, 51, для 3,3 В -
12, 13, а для універсального - два ключі: 12, 13 і 50, 51. 32-бітовий слот
закінчується контактами А62/В62, 64-бітовий, - А94/В94.
Слот PCI самодостатній для підключення будь-якого контролера на
системній платі та може співіснувати з будь-якою з інших шин вводу-виводу.
Шина PCI - перша шина в архітектурі IBM РС, яка не прив'язана до цієї
архітектури. Вона є незалежною і застосовується, наприклад, в комп'ютерах
Macintosh.
На відміну від решти шин, компоненти розташовані на лівій поверхні плат
PCI-адаптерів. З цієї причини крайній PCI-слот зазвичай розділяє використання
посадочного місця з сусіднім ISA-слотом (Shared slot).
Процесор через так звані мости (PCI Bridge) може бути підключений до
декількох каналів PCI, забезпечуючи можливість одночасної передачі даних між
незалежними каналами PCI.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 31
Автоконфігурація пристроїв (вибір запитів переривання, каналів DMA)
підтримується засобами BIOS материнської плати за образом і подобою стандарту
Plug&Play.
Стандарт PCI визначає для кожного слота конфігураційний простір
розміром до 256 восьми-бітових регістрів, не приписаних ні до простору пам'яті,
ні до простору введення-виводу. Доступ до них здійснюється по спеціальних
циклах шини Configuration Read і Configuration Write, контролером, що
виробляються при зверненні процесора до регістрів контролера шини PCI,
розташованим в його просторі вводу-виводу.
На PCI визначено два основні види пристроїв - ініціатор, тобто пристрій, що
отримав від арбітра шини дозвіл на захоплення її і пристрій призначення, мета
(target), з яким ініціатор виконує цикл обміну даними.
Підтримка "гарячої" заміни PCI пристроїв, званою в стандарті як PCI Hot-
Plug. Введення цієї функції дозволить добавляти/виймати PCI плати без
виключення комп'ютера. Така можливість особливо необхідна для серверних
платформ.
Система управління енергоспоживанням для пристроїв на шині PCI.
Дозволяє управляти енергоспоживанням як для зовнішніх плат PCI так і для
вбудованих на материнській платі пристроїв. Механізм управління підстроєний
під стандарт ACPI для полегшення управління енергоспоживанням PCI пристроїв
з боку операційної системи.
Сигнали шини PCI
Знак - (мінус) перед назвою сигналу означає, що активний рівень цього
сигналу логічний нуль, позначення {XX:0} означає групу сигналів з номерами від
0 до XX.
AD{31:0} - мультиплексована шина адреси/даних. Адреса передається по
сигналу - FRAME, в подальших тактах передаються дані.
-C/BE{3:0} - команда/дозвіл звернення до байтів. Команда, що визначає тип
чергового циклу шини (читання-запис пам'яті, вводу/виводу або читання/запис
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 32
конфігурації, підтвердження переривання та інші) задається чотирьох-бітовим
кодом у фазі адреси по сигналу, - FRAME.
-FRAME - індикатор фази адреси (інакше - передача даних).
-DEVSEL - вибір ініціатором пристрою призначення.
-IRDY - готовність ініціатора до обміну даними.
-TRDY - готовність пристрою призначення до обміну даними.
-STOP - запит пристрою призначення до ініціатора на зупинку поточної
транзакції.
-LOCK - використовується для установки, обслуговування і звільнення
захоплення ресурсу на PCI.
-REQ {3:0} - запит від PCI-пристрою на захоплення шини (для слотів 3:0).
-GNT {3 0} - дозвіл майстрові на використання шини.
PAR - загальний біт парності для ліній AD{31:0} і C/BE{3:0}.
-ParityER - сигнал про помилку по парності (від пристрою, що її виявив).
-RST - скидання всіх пристроїв.
IDSEL - вибір пристрою призначення в циклах зчитування і запису
конфігурації.
-SERR - системна помилка, активізується будь-яким пристроєм PCI і
викликає немасковане переривання процесора (NMI).
-REQ64 - запит на 64-бітовий обмін.
-ASK64 - підтвердження 64-бітового обміну.
-INTR A,B,C,D - лінії запитів переривання, прямують на доступні лінії IRQ
BIOS комп'ютера. Запит по низькому рівню допускає використання ліній
переривання, що розділяється.
Clock - сигнал синхронізації на тактовій частоті шини.
Test Clock, -TSTRES, TESTDO, TESTDI - сигнали для тестування адаптерів
по інтерфейсу JTAG (на системній платі зазвичай не задіяні).
TSTMSLCT - перехід в режим тестування.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 33
Рисунок 4.1 – Вигляд роз’єму шини PCI
Таблиця 4.1 – Контакти шини PCI
Ряд В Номер Ряд А Ряд В Номер Ряд А
-12 В 1 -TSTRES -C / BE 3 26 IDSEL
Test Clock 2 +12 B AD 23 27 +3,3 B
GND 3 TSTMSLCT GND 28 AD 22
Test DO 4 Test DO AD 21 29 AD 20
+5 B 5 +5 B AD 19 30 GND
+5 B 6 -INTR A +3,3 B 31 AD 18
-INTR B 7 -INTR C AD 17 32 AD 16
-INTR D 8 +5 B -C / BE 2 33 +3,3 B
-PRSNT 1 9 Reserved GND 34 -FRAME
Reserved 10 +VI / O -IRDY 35 GND
-PRSNT 2 11 Reserved +3,3 B 36 -TRDY
GND / Ключ 12 GND /Ключ -DEVSEL 37 GND
GND / Ключ 13 GND /Ключ GND 38 -STOP
Reserved 14 Reserved -Lock 39 +3,3 B
GND 15 -RST ParityER 40 SDONE
Clock 16 +VI / O +3,3 B 41 -SBOFF
GND 17 -GNT SysERR 42 GND
-REQ 18 GND +3,3 B 43 PAR
+V I/O 19 Reserved -C / BE 1 44 AD 15
AD 31 20 AD 30 AD 14 45 +3,3 B
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 34
Ряд В Номер Ряд А Ряд В Номер Ряд А
AD 29 21 +3,3 B GND 46 AD 13
GND 22 AD 28 AD 12 47 AD 11
AD 27 23 AD 26 AD 10 48 GND
AD 25 24 GND GND 49 AD 9
+3,3 B 25 AD 24 GND/Ключ 50 GND/Ключ
GND/Ключ 51 GND/Ключ GND 73 AD 56
AD 8 52 -C / BE 0 AD 55 74 AD 54
AD 7 53 +3,3 B AD 53 75 +VI / O
+3,3 B 54 AD 6 GND 76 AD 52
AD 5 55 AD 4 AD 51 77 AD 50
AD 3 56 GND AD 49 78 GND
GND 57 AD 2 +VI / O 79 AD 48
AD 1 58 AD 0 AD 47 80 AD 46
+ VI / O 59 +VI / O AD 45 81 GND
-ACK 64 60 -REQ64 GND 82 AD 44
+5 B 61 +5B AD 43 83 AD 42
+5 B 62 +5B AD 41 84 +VI / O
Кінець 32-бітного роз’єму GND 85 AD 40
AD 39 86 AD 38
Reserved 63 GND AD 37 87 GND
GND 64 -C / BE 7 +VI / O 88 AD 36
-C / BE 65 - C / BE 5 AD 35 89 AD 34
-C / BE 66 + VI / O AD 33 90 GND
GND 67 PAR 64 GND 91 AD 32
AD 63 68 AD 62 Reserved 92 Reserved
AD 61 69 GND Reserved 93 GND
+VI / O 70 AD 60 GND 94 Reserved
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 35
Ряд В Номер Ряд А Ряд В Номер Ряд А
AD 59 71 AD 58 Кінець 64-бітного роз’єму
AD 57 72 GND
По сигналах C/BE (від C/BE3 до C/BE0) під час фази передачі адреси
визначається тип циклу передачі даних.
Таблиця 4.2 – Цикли шини
C/BE Команда
0000 Interrupt Acknowledge (підтвердження переривання)
0001 Special Cycle (спеціальний цикл)
0010 I/O Read (читання порту)
0011 I/O Write (запис в порт)
0100 Reserved (резервований)
0101 Reserved (резервований)
0110 Memory Read (читання пам'яті)
0111 Memory Write (запис в пам'ять)
1000 Reserved (резервований)
1001 Reserved (резервований)
1010 Configuration Read (читання конфігурації)
1011 Configuration Write (запис конфігурації)
1100 Multiple Memory Read (множинне читання пам'яті)
1101 Dual Address Cycle (подвійний цикл адреси)
1110 Memory-Read Line (читання пам'яті)
1111 Memory Write and Invalidate (запис в пам'ять і перевірка)
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 36
Підтвердження переривання (0000). Контроллер переривань автоматично
розпізнає сигнал INTA і реагує на нього передачею вектора переривання по шині
AD.
Таблиця 4.3 – Спеціальний цикл (0001)
AD15-AD0 Опис
0x0000 Processor Shutdown (процесор припиняє роботу)
0x0001 Processor Halt (зупинка процесора)
x86 Specific Code (спеціальний код для машин на
0x0002
архітектурі Intel x86)
0x0003 to 0xFFFF Reserved (зарезервовано)
Читання порту (0010) і запис в порт (0011). Порти введення/виводу на шині
PCI можуть бути 8 або 16-ти розрядними, хоча власне стандарт на шину PCI
дозволяє мати 32-х розрядний адресний простір. Це викликано тим, що на
комп'ютерах з архітектурою Intel x86, адреса порту може мати не більше 16
розрядів.
Адресний простір конфігурації доступний за адресами портів 0x0CF8
(Адреса) і 0x0CFC (Дані), причому адреса повинна бути записана першою.
Читання пам'яті (0110) і запис в пам'ять (0111). По шинах AD передається
адреса подвійним словом (чотири байти). Сигнали AD0 і AD1 декодувати не
потрібно. Істинність даних визначається сигналами C/BE.
Читання конфігурації (1010) і запис конфігураційних даних (1011). Ці
операції виконуються для конфігураційного простору PCI карти. Розмір області
конфігурації складає 256 байт, причому читати/записувати в неї можна тільки в
32-х розрядній сітці, тобто подвійними словами. Тому AD0 і AD1 повинні бути
встановлені в 0, AD2-7 містити адресу подвійного слова, AD8-10
використовуються для вибору пристрою, що адресується, а шини адреси, що
залишилися, ігноруються.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 37
Подвійний цикл адреси (1101). Подвійний цикл адреси необхідний в тому
випадку, якщо необхідно передати 64-х розрядну адресу у версії PCI в 32-х
розрядній адресній сітці. У першому циклі передаються чотири молодші байти
адреси, потім чотири старші байти. У другому циклі необхідно також передати
команду, що визначає тип пристрою, чия адреса виставлена (порт вводу/виводу,
пам'ять тощо). Власне PCI підтримує 64 розряди адреси для портів вводу/виводу,
але в РС на процесорах архітектури від Intel такий адресний простір не
підтримується (не дозволяє сам процесор).
Стандартні модифікації PCI.
 PCI 2.0 — перша версія базового стандарту, що одержала широке
поширення, використовувалися як карти, так і слоти із сигнальною
напругою тільки 5 В. Пікова пропускна здатність — 133 Мб/с;
 PCI 2.1-3.0 — відрізнялися від 2.0 можливістю одночасної роботи декількох
пристроїв bus-master (так званий конкурентний режим), а також появою
універсальних карт розширення, здатних працювати як на 5 В, так і на 3.3 В
слотах (з частотою 33 і 66 МГц відповідно). Пікова пропускна здатність для
33 МГц — 133 МБ/с, а для 66 МГц — 266 МБ/с;
o Версія 2.1 — робота з 3.3 В картами і наявність відповідних ліній
живлення була опціонально;
o Версія 2.2 — зроблені відповідно до цих стандартів карти розширення
мають універсальний роз'єм і здатні працювати практично в усіх
пізніших різновидах слотів шини PCI, а також, в деяких випадках, і в
слотах 2.1;
o Версія 2.3 — несумісна з картами PCI 5 В, незважаючи на триваюче
використання 32-бітних слотів з 5 В ключем. Карти розширення
мають універсальний роз'єм, але не здатні працювати в 5 В слотах
ранніх версій (до 2.1 включно);
o Версія 3.0 — завершує перехід на карти PCI 3.3 В, карти PCI 5 В
більше не підтримуються.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 38
 PCI 64 — розширення базового стандарту PCI, що з'явилося у версії 2.1,
подвоює число ліній даних і, отже, пропускну здатність. Слот PCI64 є
подовженою версією звичайного PCI-слота. Формально сумісність 32-
бітних карт із 64-бітними слотами (за умови наявності загальної
підтримуваної сигнальної напруги) повна, а сумісність 64-бітної карти з 32-
бітним слотами є обмеженою (втрата продуктивності є в обох випадках).
Працює на тактовій частоті 33 МГц. Пікова пропускна здатність — 266
МБ/с;
o Версія 1 — використовує слот PCI 64-біта 5 В;
o Версія 2 — використовує слот PCI 64-біта 3.3 В;
 PCI 66 — це PCI 64, що працює на тактовій частоті 66 МГц , використовує
3.3 В слоти, карти мають універсальний, або 3.3 В формфактор. Пікова
пропускна здатність — 533 МБ/с;
 PCI 64/66 — комбінація PCI 64 и PCI 66, дозволяє вчетверо збільшити
швидкість передачі даних у порівнянні з базовим стандартом PCI, і
використовує 64-бітні 3.3 В слоти, сумісні тільки з універсальними та 3.3 В
32-бітними картами розширення. Карти стандарту PCI64/66 мають
універсальний (який має обмежену сумісність із 32-бітними слотами) або
3.3 В формфактор (останній варіант принципово не сумісний із 32-бітними
33 МГц слотами популярних стандартів). Пікова пропускна здатність — 533
МБ/с;
 PCI-X — розширення PCI64, для всіх варіантів шини існують наступні
обмеження по кількості пристроїв, що підключають до кожної шини: 66
МГц — 4, 100 МГц — 2, 133 МГц — 1 (або 2 якщо один або обидва
пристрої не перебувають на платах розширення, а вже інтегровані на одну
плату разом з контролером), 266 МГц, 533 МГц і вище — 1;
o Версія 1.0 — введено дві нові робочі частоти: 100 і 133 МГц, а також
механізм роздільних транзакцій для поліпшення продуктивності при
одночасній роботі декількох пристроїв. Як правило, зворотно сумісна
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 39
з усіма 3.3 В та універсальними PCI-картами. Карти звичайно
виконуються в 64-бітному 3.3 В форматі й мають обмежену зворотну
сумісність зі слотами PCI64/66, а деякі здатні працювати в
універсальному форматі (хоча практичної цінності це майже не має) у
звичайному PCI 2.2/2.3. Пікова пропускна здатність — 1024 МБ/с;
o Версія 2.0 — уведено дві нові робочі частоти: 266 й 533 МГц, а також
функція коду корекції помилок під час передачі даних (an error-
correcting code, error checking and correction, ECC). Розширює
конфігураційний простір PCI до 4096 байт і допускає розщеплення на
4 незалежні 16-бітні шини, що застосовується винятково у
промислових системах, сигнальна напруга знижена до 1.5 В, але
збережена зворотна сумісність роз’ємів з усіма картами, що
використовують сигнальну напругу 3.3 В. Пікова пропускна здатність
— 4096 МБ/с;
Проаналізувавши існуючі на даний час стандарти, будемо проектувати
плату для тестування ПК для специфікації PCI 2.2, також передбачено сумісність і
з PCI 3.0.
4.2 Розробка обробки POST кодів в ПЛІС
При розробці структурної схеми було обрано використати для розробки
цифрової схеми ПЛІС типу CPLD фірми Altera MAX 7000 – EPM7064SLC44-10 з
наступними параметрами [18]:
Кількість програмованих вентилів 1250.
Кількість програмованих виводів 36.
Частота синхронізації, МГц 175.
Максимальна затримка сигналу між виводами, нс 6.
Напруга живлення, В -2-7.
Вхідна напруга, В -2-7.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 40
Вихідний струм, мА 25.
Ємність виводів, пФ 35.
Тип корпусу 44-PLCC.
Рисунок 4.2 – Вигляд корпусу EPM7064SLC44-10
Як вже було сказано раніше, ядро PCI будемо проектувати по специфікації
2.2. Для цього використаємо генератор системних ядер у програмі Quartus II [19].
В обробку потрібно включити порти адрес шини AD[7…0], сигнал
синхронізації CLK, C/BE{3:0} - команда/дозвіл звернення до байтів. Команда, що
визначає тип чергового циклу шини (читання-запис пам'яті, вводу/виводу або
читання/запис конфігурації, підтвердження переривання та інші) задається
чотирьохбітовим кодом у фазі адреси по сигналу, - FRAME, FRAME - індикатор
фази адреси (інакше - передача даних), IRDY - готовність ініціатора до обміну
даними, TRDY - готовність пристрою призначення до обміну даними, RST -
скидання пристрою, IDSEL - вибір пристрою призначення в циклах прочитування
і запису конфігурації, DEVSEL - вибір ініціатором пристрою призначення.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 41
Рисунок 4.3 – Вигляд функціонального блоку ядра в системі проектування
Quartus II
Для сигналів шини адреси AD[7…0] потрібно забезпечити буферизацію, яку
можна реалізувати за допомогою вбудованих функціональних блоків САПР.
Вигляд буферного блоку з асинхронним завантаженням показано на рисунку 4.4.
Рисунок 4.4 – Вигляд блоку 8-ми розрядного фрейм-буфера
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 42
Для сигналу RESET та CLK потрібно передбачити їх візуалізацію. Це можна
зробити, використавши керування світло діодами. Для цього можна скористатися
вбудованими мультиплексорами, які зображено на рисунку 4.5.
Рисунок 4.5 – Вигляд блоку обробки синхросигналу та сигналу RESET
На загальній функціональній схемі (рисунок 4.6) показано метод обробки
переривань по шині PCI – сигнали INTR A,B,C,D, що об’єднуються елементами
АБО.
Аналогічно підключені сигнали: PER - сигнал про помилку по парності,
SERR - системна помилка, активізується будь-яким пристроєм PCI, STOP - запит
пристрою призначення до ініціатора на зупинку поточної транзакції та LOCK -
використовується для установки, обслуговування і звільнення захоплення ресурсу
на PCI. Відповідно сигнали видаються у восьми розрядному двійковому коді (оди
байт) і подальша їх обробка повинна проводитись дешифратором коду на семи
сегменті індикатори.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 43
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 44
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 45
Рисунок 4.6 – Функціональна схема роботи ПЛІС
4.3 Розробка блоку індикації
Схема індикації призначена для наочного представлення інформації.
Двійковий код перетвориться в код семи-сегментного індикатора, для
відображення в шістнадцятковому вигляді. Як перетворювачі можна використати
мікросхеми SN74188N. Сигнали семи сегментних індикаторів також дублюються
у двійковий код на світлодіодах [20]. Один з них показує наявність сигналу Reset.
Схема такого каскаду показана на рисунку 4.7:
Рисунок 4.7 – Схема блоку індикаторів
В якості семи-сегментних застосуємо LDD5122-20 з наступними
характеристиками:
Матеріал: GaP.
Колір свічення: зелений.
Довжина хвилі, нм: 565.
Пряма напруга при 20 мА, В: min.-1,7; max.-2,8.
Сила світла при 10 мА, мКд: min.-4,0; typ.-6,1.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 46
Схема включення: ЗА (загальний анод).
Рисунок 4.8 – Зображення корпусу індикаторів
Дешифратори будуть побудовані на основі ППЗП SN74188N (рисунок 4.9) з
наступними характеристиками:
Електричні параметри:
1. Номінальна напруга живлення; 5 В;
2. Вихідна напруга низького рівня; не більше 0,5 В;
3. Вхідний струм низького рівня; не більш -1 мА;
4. Вхідний струм високого рівня по виводах 10-14:
 по виводу 15;
 не більше 0,04 мА;
 не більше 0,08 мА;
5. Вихідний струм високого рівня; не більше 0,1 мА;
6. Струм витоку на вході; не більше 1 мА;
7. Струм споживання; не більше 110 мА;
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 47
8. Споживана статична потужність; не більше 550 мВт;
9. Час вибірки дозволу при включенні; не більше 50 нс;
10. Час вибірки дозволу при виключенні; не більше 50 нс;
11. Час вибірки адреси при включенні; не більше 65 нс;
12. Час вибірки адреси при виключенні; не більше 65 нс;
Рисунок 4.9 – Функціональна схема ППЗП SN74188N
В даному випадку дешифратори на основі ППЗП будуть виконувати роль
перетворювачів двійково-десяткового коду в код семи-сегментних
індикаторів [21].
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 48
5 ОЦІНКА НАДІЙНОСТІ РОБОТИ
Проведемо розрахунок надійності по несподіваних експлуатаційних
відмовах.
Показник надійності характеризує властивість виробу зберігати
працездатність протягом деякого періоду часу при установлених умовах
експлуатації.
Будемо вважати, що всі елементи схеми працюють в однакових умовах і при
номінальному навантаженні. З технічних умов на елементи схеми обчислимо
інтенсивність їхніх відмов і занесемо в таблицю.
Таблиця 5.1 – Інтенсивність відмов радіоелементів
Число
Найменування Інтенсивність відмов, *10-6*Ni,
елементів,
елемента *10-6, 1/год
N 1/год
i
Резистор 26 0,4 10,4
Інтегральна
4 0,01 0,04
мікросхема
Конденсатор 1 0,7 0,7
Вимикач 2 0,4 0,8
Транзистор 2 0,8 1,6
Діод 9 0,7 6,3
Печатна плата 1 0,1 0,1
Пайка з'єднань 283 0,0002 0,0566
Монтаж 1 0,4 0,4
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 49
Визначимо інтенсивність відмов всього пристрою:
. (5.1)
- інтенсивність відмов кожного елемента пристрою;
Ni - кількість елементів;
(1/год).
Визначимо середній час наробітку на відмову:
Т = 1/ =49000 годин. (5.2)
Визначимо можливість безвідмовної роботи протягом робочого дня:
(5.3)
З даних розрахунків можна стверджувати, що розроблений виріб є
високоефективним з точки зору надійності.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 50
ВИСНОВКИ
В даній кваліфікаційній роботі було розроблено актуальний на даний час та
незамінний у роботі інженера-системотехніка, такий як плата тестування ПК, що
використовує сигнали процедури POST BIOS. Саме за цими сигналами можна без
великої втрати часу отримати код помилки, який вказує на причину неможливості
увімкнення комп’ютера.
В першому розділі роботи було проведено огляд наявних рішень, які
показали всі неоднозначність вибору схеми пристрою, детально проаналізовано
засоби і методи діагностики ПК, принципи тестування ПК за допомогою
пристроїв типу Post Card. Надалі в другому розділі було визначено основні
параметри пристрою відповідно до технічного завдання, за якими спроектовано
структурну, функціональну та принципову схеми пристрою.
Використання при проектування пристрою для тестування мікросхеми
ПЛІС дозволило скоротити кількість корпусів мікросхем, що суттєво зменшує
потужність споживання та веде до мініатюризації. Проектування схеми обробки
сигналу POST в САПР Qartus II суттєво скорочує витрати на проектування та час
проектування, а застосування саме ПЛІС типу CPLD дозволяє обійтися без
зовнішньої пам’яті.
Виходячи з вище наведених розрахунків розробленої POST-карти для
діагностики персонального комп'ютера, можна зробити висновок про високу
ефективність роботи такого приладу. До його основних переваг можна віднести
високу надійність, а перевагою перед іншими є його простота конструкції та
легкість у використанні. Визначити основну поломку ПК можна по документації
BIOS виробника за кодом помилки, що задається одним байтом у вигляді двох
шістнадцяткових чисел. Функціональність розробленого приладу дозволяє
використати технологію Plug&Play при специфікації шини не нижче ніж PCI 2.2.
Одним із напрямків подальшого розвитку є розширення функціоналу для роботи з
шиною PCI-express та її мікро-версіями для діагностики ноутбуків.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 51
ПЕРЕЛІК СКОРОЧЕНЬ ТА УМОВНИХ ПОЗНАЧЕНЬ
POST – процедура само-тестування при ввімкнені живлення.
ПЛІС – програмована логічна інтегральна схема.
CPLD – комплексний програмований логічний пристрій.
PCI – шина peripheral component interconnect.
BIOS – базова система вводу-виводу.
ПК – персональний комп’ютер.
НЖМД – накопичувач на жорстких магнітних дисках.
ІМС – інтегральна мікросхема.
DRAM – динамічна оперативна пам'ять.
ECC – пам’ять з корекцією помилок.
CMOS –комплементарна структура метал-оксид-напівпровідник.
РПЗП – репрограмований постійний запам’ятовуючий пристрій.
ППЗП – програмований постійний запам’ятовуючий пристрій.
FPGA – програмована користувачем вентильна матриця.
САПР – система автоматизованого проектування.
ACPI – вдосконалений інтерфейс конфігурації та керування живленням.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 52
ДОДАТОК А
«ЗАТВЕРДЖУЮ»
Завідувач кафедри ІБ та КІ
д.т.н., професор Віра БАБЕНКО
__________________
«___» ____________ 2024 року
POST-карта для діагностики персонального комп'ютера
Специфікація
482.ЧДТУ.49005-01
Листів 2
Розробник _____________ Арсеній РУБАН
Керівник _____________ Світлана СИСОЄНКО
Черкаси 2024
2
482.ЧДТУ.49005-01
Позначення Найменування Примітка
Документація
482.ЧДТУ.49005-01 12 01 Текст програми
ДОДАТОК Б
POST-карта для діагностики персонального комп'ютера
Текст програми
482.ЧДТУ.49005-01 12 01
Листів 3
Розробник: Арсеній РУБАН
Черкаси 2024
2
482.ЧДТУ.49005-01 12 01
Дешифратор семи-сегментного індикатора
SUBDESIGN 7segment
( I[3..0] : INPUT;
a, b, c, d, e, f, g : OUTPUT;)
BEGIN
TABLE
I[3..0] => a, b, c, d, e, f, g;
H"0" => 0, 0, 0, 0, 0, 0, 1;
H"1" => 1, 0, 0, 1, 1, 1, 1;
H"2" => 0, 0, 1, 0, 0, 1, 0;
H"3" => 0, 0, 0, 0, 1, 1, 0;
H"4" => 1, 0, 0, 1, 1, 0, 0;
H"5" => 0, 1, 0, 0, 1, 0, 0;
H"6" => 0, 1, 0, 0, 0, 0, 0;
H"7" => 0, 0, 0, 1, 1, 1, 1;
H"8" => 0, 0, 0, 0, 0, 0, 0;
H"9" => 0, 0, 0, 0, 1, 0, 0;
H"A" => 0, 0, 0, 1, 0, 0, 0;
H"B" => 1, 1, 0, 0, 0, 0, 0;
H"C" => 0, 1, 1, 0, 0, 0, 1;
H"D" => 1, 0, 0, 0, 0, 1, 0;
H"E" => 0, 1, 1, 0, 0, 0, 0;
H"F" => 0, 1, 1, 1, 0, 0, 0;
END TABLE;
END;
Регістр-приймач сигналів шини РСІ
subdesign 8Tri
(
B[7..0]:bidir;
OE:input;
i[7..0]:Input;
)
variable
T[7..0]:tri;
begin
T[].IN=I[];
T[].OE=OE;
B[]=T[].OUT;
end;
Блок встановлення нулів за відсутності даних
Subdesign dataOrZero
(
3
482.ЧДТУ.49005-01 12 01
D[7..0] :input;
Q[7..0] :output;
Zero: input ;
)
begin
q[]=D[] and Zero;
end;
ЧДТУ.249005.007 Е1
POST-карта для Літ. Маса Масштаб
Змн. Арк. № докум. Підпис Дат
а діагностики персонального
Розроб. Рубан А.П.
Перевір. Сисоєнко С.В. комп'ютера Н
Т. Контр. Схема структурна Арк. Аркушів 1
Реценз. Бурмістров С.
Н. Контр. Гресько С.О. Кафедра ІБтаКІ, гр. КМ-2005
Затверд. Бабенко В.Г.
ЧДТУ.249005.007 Е2
POST-карта для Літ. Маса Масштаб
Змн. Арк. № докум. Підпис Дат
а діагностики персонального
Розроб. Рубан А.П.
Перевір. Сисоєнко С.В. комп'ютера Н
Т. Контр. Схема електрична функціональна Арк. Аркушів 1
Реценз. Бурмістров С.
Н. Контр. Гресько С.О. Кафедра ІБтаКІ, гр. КМ-2005
Затверд. Бабенко В.Г.
СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ
1. Локазюк В.М., Савченко Ю.Г. Надійність, контроль, діагностика і
модернізація ПК. Он-лайн підручник http://www.otk.od.ua/book/index.html
2. Злобін Г.Г, Рикалюк Р.Є. Архітектура та апаратне забезпечення ПЕОМ. К.:
Каравела, 2006. 304 с
3. Motherboard 2 Digit BIOS POST codes in hex. Режим доступу:
https://www.etcwiki.org/wiki/Motherboard_2_Digit_BIOS_POST_codes_in_hex
4. Яшин В.М. Інформатика. Апаратні засоби персонального комп’ютера /В. М.
Яшин. Харків: Инфра-М, 2011. 254 с.
5. Scott Mueller, Upgrading and repairing PCs 22th edition, Que Publishing, 2013.
1608 р.
6. Матвієнко М. П., Розен В. П., Закладний О. М. Архітектура комп’ютера.
Навчальний посібник. К: Видавництво Ліра-К, 2016. 264 с.
7. Dice P. Quick Boot: A Guide for Embedded Firmware Developers, 2nd Edition.
Boston: Gruyter, 2019. 281 p.
8. Computer POST and beep codes. Режим доступу:
https://www.computerhope.com/beep.htm
9. BIOS Power-On Self-Test (POST) Codes. Режим доступу:
https://docs.oracle.com/cd/E19464-01/820-6850-11/POST.html
10.Комп’ютерна схемотехніка: підручник / [Азаров О. Д., Гарнага В. А.,
Клятчeнкo Я. М., Тарасенко В. П.]. Вінниця: ВНТУ, 2018. 230 с.
11.Маланчук Є.З. Моделювання та аналіз цифрових схем. Підручник / Є.З.
Маланчук, В.В. Макаренко, В.М. Співак, Г. Г. Власюк, А.В. Рудик. Рівне:
НУВГП, 2018. 463 с.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 60
12.Keysight Technologies Logic Analysis Fundamentals. [Електронний ресурс]. –
Режим доступу: https://www.keysight.com/us/en/assets/7018-04004/application-
notes/5991-2662.pdf– Назва з екрану.
13.Єременко В. С., Монченко О. В. Аналогові та цифрові вимірювальні
прилади. Київ: Національний авіаційний університет, 2018. 150 с.
14.David M. Harris, Sarah L. Harris Digital Design and Computer Architecture. –
Morgan Kaufman, 2013. 1621 p.
15.Мірошник М.А., Клименко Л.А., Корольова Я.Ю. Технології та
автоматизація проєктування цифрових пристроїв складних комп’ютерних
систем на ПЛІС: Навч. посібник. Харків: УкрДУЗТ, 2021. 220 с.
16.Рябенький В.М., Жуйков В.Я., Гулий В.Д. Цифрова схемотехніка: Навч.
посібник. Львів: «Новий світ-2000», 2009. 736 с.
17.Казимир В. В. Проектування комп'ютерних систем на основі мікросхем
програмованої логіки: монографія / С. А. Іванець, Ю. О. Зубань, В. В.
Казимир, В. В. Литвинов. – Суми : Сумський державний університет, 2013.
313 с.
18.Довідник із пристроїв цифрового оброблення інформації. ∕ Н.А. Виноградов,
В.Н. Яковлєв, В.В. Воскресенський та ін. К.: Техніка, 2008. 415с.
19.Altera Hardware Description Language (AHDL) Language Reference Manual.
[Електронний ресурс]. Режим доступу:
https://fpgawiki.intel.com/wiki/File:Altera_AHDL_Language_Reference.pdf.
20.Guide Books. Altium's Guide Books provide in-depth insights and education for
PCB Design. [Електронний ресурс]. Режим доступу:
https://resources.altium.com/guide-books.
21.ДСТУ 3008-2015. Державний стандарт України. Документація. Звіти у сфері
науки і техніки. Структура і правила оформлення.
Арк.
ЧДТУ.249005.007 ПЗ
Змн. Арк. № докум. Підпис Дата 61

ChSTU repository

ChSTU repository preserves and enables easy and open access to all types of digital content including text, images, moving images, mpegs and data sets