Архитектура встроенного многоверсионного самотестирования микросхем памяти

Abstract

Рассматривается архитектура микросхемы памяти со встроенными средствами многоверсионного самотестирования. Показаны преимущества встроенного самотестирования над внешним автоматизированным тестовым оборудованием, которое является очень дорогим, что увеличивает стоимость микросхем на рынке. Предлагается архитектура встроенных средств, обеспечивающих оперативную смену программ самотестирования. Данная архитектура позволяет повысить качество микросхем памяти на этапе изготовления и повысить коэффициент технической готовности микросхем на этапе эксплуатации.

Розглядається архітектура мікросхеми пам’яті з вбудованими засобами багатоверсійного самотестування. Показані переваги вбудованого самотестування над зовнішнім автоматизовані ванним тестовим обладнанням, яке є дуже дорогим, що збільшує вартість мікросхем на ринку. Пропонується архітектура вбудованих засобів, що забезпечують оперативну зміну програм самотестування. Дана архітектура дозволяє підвищити якість мікросхем пам'яті на етапі виготовлення і підвищити коефіцієнт технічної готовності мікросхем на етапі експлуатації.

The architecture of the memory chips with built-in multi-version self-test is considered. The advantages of built-in self-test on the external automated test equipment that is very expensive, increases the value of chips on the market. The architecture of built-in tools, that provide an operational change of the self-test programs, is offered. This architecture allows improving the quality of the memory chips on the stage of production and increasing the rate of technical readiness of chips during operation.